首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga soc

基于MCU/FPGA的多功能正弦信號(hào)發(fā)生器的設(shè)計(jì)

  • 在通信、廣播、電視系統(tǒng)中，都需要射頻發(fā)射，即載波，把音頻、視頻信號(hào)或脈沖信號(hào)運(yùn)載出去，這就需要能產(chǎn)生高頻信號(hào)的振蕩器。正弦波振蕩電路在各個(gè)科學(xué)技術(shù)部門(mén)的應(yīng)用是十分廣泛的。在工業(yè)、農(nóng)業(yè)、生物醫(yī)學(xué)等領(lǐng)域(如
  • 關(guān)鍵字： FPGA  MCU  多功能  正弦信號(hào)發(fā)生器    

瑞薩購(gòu)買(mǎi)FastLogic組合授權(quán)許可證

  • 　　Alliacense今天宣布，瑞薩電子(Renesas Electronics Corporation)已經(jīng)向TPL Group購(gòu)買(mǎi)了FastLogic組合授權(quán)許可證。瑞薩總部位于日本，是全球第一大微控制器供應(yīng)商，同時(shí)也是微控制器、系統(tǒng)芯片(SoC)解決方案和一系列模擬與電源裝置等先進(jìn)半導(dǎo)體解決方案的首要供應(yīng)商。 　　自該項(xiàng)授權(quán)計(jì)劃于2007年推出以來(lái)，全球已經(jīng)有30多家電子領(lǐng)先企業(yè)—包括三星(Samsung)、摩托羅拉(Motorola)、飛利浦(Philips)、通用電氣(GE)和諾
  • 關(guān)鍵字： 瑞薩  SoC  

采用WCDMA速率適配算法的FPGA設(shè)計(jì)

  • 采用WCDMA速率適配算法的FPGA設(shè)計(jì),隨著因特網(wǎng)爆炸性的增長(zhǎng)以及各種無(wú)線(xiàn)業(yè)務(wù)需求的增加，傳統(tǒng)的無(wú)線(xiàn)通信網(wǎng)已經(jīng)越來(lái)越無(wú)法適應(yīng)人們的需要。因此，以大容量、高數(shù)據(jù)率和承載多媒體業(yè)務(wù)為目的的第三代移動(dòng)通信系統(tǒng)(IMT-2000)應(yīng)運(yùn)而生。碼分多址(CDMA)由于
  • 關(guān)鍵字： FPGA  設(shè)計(jì)  算法  適配  WCDMA  速率  采用  

IDT推出全球最先進(jìn)單相電能計(jì)量SoC

  • 擁有模擬和數(shù)字領(lǐng)域的優(yōu)勢(shì)技術(shù)、提供領(lǐng)先的混合信號(hào)半導(dǎo)體解決方案的供應(yīng)商 IDT? 公司 (Integrated Device Technology, Inc.; NASDAQ: IDTI) 宣布推出針對(duì)智能電網(wǎng)應(yīng)用的全球最先進(jìn)單相電能計(jì)量 SoC。該器件擁有業(yè)界最寬的動(dòng)態(tài)范圍和前所未有的集成度，幫助智能電表制造商在提高精度的同時(shí)簡(jiǎn)化設(shè)計(jì)并降低整個(gè)系統(tǒng)成本。
  • 關(guān)鍵字： IDT  SoC  智能電表  

基于FPGA的LVDS內(nèi)核設(shè)計(jì)及其外圍電路設(shè)計(jì)

  • 低壓差分信號(hào)LVDS（Low Voltage Differential Signal）是由ANSI/TIA/EIA-644-1995定義的用于高速數(shù)據(jù)傳輸?shù)奈锢韺咏涌跇?biāo)準(zhǔn)。它具有超高速（1.4Gb/s）、低功耗及低電磁輻射的特性，是在銅介質(zhì)上實(shí)現(xiàn)千兆位級(jí)高速通信的
  • 關(guān)鍵字： 及其  外圍  電路設(shè)計(jì)  設(shè)計(jì)  內(nèi)核  FPGA  LVDS  基于  

基于微處理器的FPGA的在線(xiàn)可重配置

  • 基于微處理器的FPGA的在線(xiàn)可重配置,可編程邏輯器件（PLD）廣泛應(yīng)用在各種電路設(shè)計(jì)中?；诓檎冶砑夹g(shù)、SRAM工藝的大規(guī)模PLD/FPGA，密度高且觸發(fā)器多，適用于復(fù)雜的時(shí)序邏輯，如數(shù)字信號(hào)處理和各種算法的設(shè)計(jì)。類(lèi)器件使用SRAM單元存儲(chǔ)配置數(shù)據(jù)。配置數(shù)據(jù)
  • 關(guān)鍵字： 配置  在線(xiàn)  FPGA  微處理器  基于  

對(duì)FPGA設(shè)計(jì)進(jìn)行編程并不困難

  • 對(duì)FPGA設(shè)計(jì)進(jìn)行編程并不困難,硬件設(shè)計(jì)者已經(jīng)開(kāi)始在高性能DSP的設(shè)計(jì)中采用FPGA技術(shù)，因?yàn)樗梢蕴峁┍然赑C或者單片機(jī)的解決方法快上10-100倍的運(yùn)算量。以前，對(duì)硬件設(shè)計(jì)不熟悉的軟件開(kāi)發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢(shì)，而如今基于C語(yǔ)言的方法可以讓
  • 關(guān)鍵字： 困難  編程  進(jìn)行  設(shè)計(jì)  FPGA  

YUV分離的兩種FPGA實(shí)現(xiàn)

  • 摘要：速度與面積的互換一直是基于FPGA設(shè)計(jì)中的一個(gè)不變的主題，在此介紹了兩種YUV分離的FPGA的實(shí)現(xiàn)方式：基于面積的實(shí)現(xiàn)和基于速度的實(shí)現(xiàn)。前者僅用一片雙口RAM串行，實(shí)現(xiàn)了YUV分離數(shù)據(jù)的輸出；后者利用流水線(xiàn)的思想
  • 關(guān)鍵字： FPGA  YUV  分離    

混合信號(hào)FPGA實(shí)現(xiàn)真正單芯片SOC

  • 要實(shí)現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計(jì)理由很簡(jiǎn)單，因?yàn)檫@樣就能將材料成本、部件庫(kù)存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時(shí)也有助于提高對(duì)知識(shí)產(chǎn)權(quán)的保護(hù)。如果
  • 關(guān)鍵字： FPGA  SOC  混合信號(hào)  單芯片    

基于FPGA的數(shù)字積分法插補(bǔ)控制器設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：為了提高伺服電機(jī)的步進(jìn)精度，簡(jiǎn)化控制器結(jié)構(gòu)，采用FPGA器件并運(yùn)用Verilog HDL語(yǔ)言設(shè)計(jì)出的插補(bǔ)控制器，不僅采用數(shù)字積分法實(shí)現(xiàn)直線(xiàn)插補(bǔ)控制和圓弧插補(bǔ)控制，提高了插補(bǔ)速度和插補(bǔ)精度，而且運(yùn)用多軸聯(lián)動(dòng)技術(shù)，
  • 關(guān)鍵字： FPGA  數(shù)字  積分  插補(bǔ)控制器    

FPGA+DSP結(jié)構(gòu)嵌入式系統(tǒng)的FPGA配置方法及其實(shí)現(xiàn)

  • 0 引言在信號(hào)處理領(lǐng)域中，基于FPGA+DSP的結(jié)構(gòu)設(shè)計(jì)已經(jīng)是系統(tǒng)發(fā)展的一個(gè)重要方向。隨著該系統(tǒng)設(shè)計(jì)的廣泛應(yīng)用，功能變得更加豐富，成本日趨低廉。而在某些小型化應(yīng)用的場(chǎng)合中，對(duì)系統(tǒng)體積的要求越來(lái)越高，因此如何在硬
  • 關(guān)鍵字： FPGA  DSP  嵌入式系統(tǒng)  配置方法    

單芯片SoC 下代Atom基本規(guī)格已經(jīng)曝光

  • 　　上網(wǎng)本已經(jīng)失勢(shì)，但是Atom處理器的前途依然光明。根據(jù)最新消息，下一代Bay Trail平臺(tái)將采用真正的SoC片上系統(tǒng)設(shè)計(jì)理念，單芯片整合所有模塊，其中處理器核心代號(hào)Valleyview。 　　Bay Trail將首次為Atom家族帶來(lái)22nm制造工藝，并會(huì)把一直獨(dú)立在外的IOH芯片組納入處理器之中，整個(gè)平臺(tái)其實(shí)只要一顆芯片就搞定了，不過(guò)注意因?yàn)镮ntel沒(méi)有合適的PHY，所以其中不會(huì)整合Gb MAC，仍然需要獨(dú)立的PCI-E以太網(wǎng)芯片。 　　頻率方面，標(biāo)準(zhǔn)的四核心(八線(xiàn)程?)型號(hào)最高可達(dá)1.9G
  • 關(guān)鍵字： SoC  Atom  

FPGA中SPI Flash存儲(chǔ)器的復(fù)用編程方法的實(shí)現(xiàn)

  • SPI(Serial Peripheral Interface，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線(xiàn)，在芯片的引腳上只占 ...
  • 關(guān)鍵字： FPGA  SPI  Flash  存儲(chǔ)器  復(fù)用編程  

用FPGA實(shí)現(xiàn)Nios II嵌入式系統(tǒng)配置技術(shù)

  • 用FPGA實(shí)現(xiàn)Nios II嵌入式系統(tǒng)配置技術(shù),現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA，F(xiàn)ield Programmable Gate Array)是一種高密度可編程邏輯器件，其邏輯功能是通過(guò)把設(shè)計(jì)生成的數(shù)據(jù)文件配置進(jìn)芯片內(nèi)部的靜態(tài)配置數(shù)據(jù)存儲(chǔ)器(SRAM )來(lái)實(shí)現(xiàn)的，具有可重復(fù)編程性，可以靈活實(shí)現(xiàn)各
  • 關(guān)鍵字： 系統(tǒng)  配置  技術(shù)  嵌入式  II  實(shí)現(xiàn)  Nios  FPGA  

交換位技術(shù)改進(jìn)FPGA-PWM計(jì)數(shù)器性能

  • 　簡(jiǎn)單改變FPGA計(jì)數(shù)器規(guī)格使作為DAC功能PWM計(jì)數(shù)器的紋波降低。　　當(dāng)需要一些模擬輸出和系統(tǒng)中有FPGA時(shí)，很可能選擇使用如圖1的PWM模塊和簡(jiǎn)單低通濾波器。FPGA的輸出是固定頻率、計(jì)數(shù)器和數(shù)字比較器使占空比可變的典
  • 關(guān)鍵字： FPGA-PWM  技術(shù)改進(jìn)  計(jì)數(shù)器  性能    
共7949條 285/530 |‹ « 283 284 285 286 287 288 289 290 291 292 » ›|

fpga soc介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473