首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga soc

基于FPGA的多項(xiàng)式運(yùn)算器設(shè)計(jì)

  • 摘要：在級(jí)數(shù)的基礎(chǔ)上，設(shè)計(jì)一種基于FPGA的多項(xiàng)式運(yùn)算器。利用該運(yùn)算器可以在數(shù)字系統(tǒng)設(shè)計(jì)中更好地處理和應(yīng)用各種函數(shù)。首先實(shí)現(xiàn)基于FPGA的多項(xiàng)式運(yùn)算器，利用這個(gè)基本單元，進(jìn)而實(shí)現(xiàn)了比較復(fù)雜的函數(shù)。經(jīng)過(guò)驗(yàn)證，該
  • 關(guān)鍵字： FPGA  運(yùn)算器    

Achronix全新Speedster22i系列FPGA直接面向目標(biāo)應(yīng)用

  • Achronix 半導(dǎo)體公司今日宣布了其 Speedster22i HD和HP產(chǎn)品系列的細(xì)節(jié)，它們是將采用英特爾22nm技術(shù)工藝制造的首批現(xiàn)場(chǎng)可編程門陣列（FPGA）產(chǎn)品。Speedster22i FPGA產(chǎn)品是業(yè)內(nèi)唯一針對(duì)應(yīng)用的高端FPGA，而且僅消耗28nm高端的FPGA一半的功率，成本也僅為它的一半。
  • 關(guān)鍵字： Achronix  FPGA  Speedster22i  

使用時(shí)鐘周期約束的優(yōu)勢(shì)

  • 摘要：通過(guò)賽靈思ISE及工具行為方式深入了解TS_clk約束，在FPGA設(shè)計(jì)方案中獲得高效率時(shí)序收斂。
  • 關(guān)鍵字： 賽靈思  FPGA  201204  

瑞薩電子推出面向多模式高端機(jī)頂盒的高性能、緊湊型SoC

  • 2012年3月19日，日本東京訊——全球領(lǐng)先的高級(jí)半導(dǎo)體和解決方案的供應(yīng)商瑞薩電子株式會(huì)社（TSE：6723，以下簡(jiǎn)稱“瑞...
  • 關(guān)鍵字： 瑞薩電子  SoC  

燦芯半導(dǎo)體推出新一代SoC集成平臺(tái)

  • 　　燦芯半導(dǎo)體日前宣布，開始面向客戶提供能滿足快速和可靠的RTL交付的新一代SoC集成平臺(tái)“Briliante”。根據(jù)客戶定制的目標(biāo)，結(jié)合架構(gòu)的復(fù)雜度，燦芯半導(dǎo)體能在1~3天內(nèi)完成RTL設(shè)計(jì)以供綜合，包括自動(dòng)生成測(cè)試案例以供驗(yàn)證。此外，這個(gè)通用的平臺(tái)可以杜絕手工連接所帶來(lái)的風(fēng)險(xiǎn)，能通過(guò)簡(jiǎn)單的、參數(shù)化的配置實(shí)施編程。 　　“Briliante”平臺(tái)不僅能通過(guò)AMBA AHB和APB的ARM標(biāo)準(zhǔn)總線來(lái)把基于ARM CortexTM-M0, Cortex-M3
  • 關(guān)鍵字： 燦芯  SoC  

FPGA的學(xué)習(xí)及注意事項(xiàng)

  • 1 基礎(chǔ)問(wèn)題FPGA的基礎(chǔ)就是數(shù)字電路和HDL語(yǔ)言，想學(xué)好FPGA的人，建議床頭都有一本數(shù)字電路的書，不管是哪個(gè)版本的，這個(gè)是基礎(chǔ)，多了解也有助于形成硬件設(shè)計(jì)的思想。 在語(yǔ)言方面，建議初學(xué)者學(xué)習(xí)Verilog語(yǔ)言，VHDL語(yǔ)言
  • 關(guān)鍵字： FPGA  注意事項(xiàng)    

基于FPGA和DDS的數(shù)控信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要 以FPGA為核心，根據(jù)DDS原理設(shè)計(jì)數(shù)控信號(hào)源，采用VHDL語(yǔ)言實(shí)現(xiàn)各功能模塊。該信號(hào)源可輸出正弦渡、方波和三角波，輸出信號(hào)的頻率以數(shù)控方式調(diào)節(jié)，幅度連續(xù)可調(diào)。與傳統(tǒng)信號(hào)源相比，該信號(hào)源具有波形質(zhì)量好、精度
  • 關(guān)鍵字： 設(shè)計(jì)  實(shí)現(xiàn)  信號(hào)源  數(shù)控  FPGA  DDS  基于  

華為公司確認(rèn)萊迪思為“核心合作伙伴”

  • 　　美國(guó)俄勒岡州希爾斯波羅市- 2012年4月18日 - 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)今日宣布電信網(wǎng)絡(luò)解決方案的全球領(lǐng)導(dǎo)者華為技術(shù)有限公司已確認(rèn)萊迪思為“2011年核心合作伙伴”。華為表彰萊迪思的質(zhì)量、交貨、技術(shù)合作和服務(wù)是確認(rèn)萊迪思為核心合作伙伴的主要原因。特別是，華為已經(jīng)注意到萊迪思的設(shè)計(jì)支持和服務(wù)在供應(yīng)商之中是最好的。 　　在中國(guó)深圳舉行的華為2011年度核心合作伙伴會(huì)議上，確認(rèn)萊迪思為核心合作伙伴。在這個(gè)活動(dòng)中，華為公司授予獎(jiǎng)項(xiàng)的一些公司是從一千多個(gè)供應(yīng)商
  • 關(guān)鍵字： 萊迪思  FPGA  

SoC技術(shù)在FC芯片設(shè)計(jì)中的應(yīng)用

  • 引言光纖通道（FC）是一個(gè)高性能的雙向點(diǎn)對(duì)點(diǎn)串行數(shù)據(jù)通道。光纖通道的標(biāo)準(zhǔn)是由T11標(biāo)準(zhǔn)委員會(huì)（美國(guó)國(guó)家信息技術(shù)標(biāo)準(zhǔn)化委員會(huì)下屬的技術(shù)委員會(huì)）制定的，它是一個(gè)為適應(yīng)日益增長(zhǎng)的高性能信息傳輸要求而設(shè)計(jì)的計(jì)算機(jī)通
  • 關(guān)鍵字： SoC  芯片設(shè)計(jì)  中的應(yīng)用    

燦芯半導(dǎo)體推出新一代SoC集成平臺(tái)

  • 　　燦芯半導(dǎo)體日前宣布，開始面向客戶提供能滿足快速和可靠的RTL交付的新一代SoC集成平臺(tái)“Briliante”。根據(jù)客戶定制的目標(biāo)，結(jié)合架構(gòu)的復(fù)雜度，燦芯半導(dǎo)體能在1~3天內(nèi)完成RTL設(shè)計(jì)以供綜合，包括自動(dòng)生成測(cè)試案例以供驗(yàn)證。此外，這個(gè)通用的平臺(tái)可以杜絕手工連接所帶來(lái)的風(fēng)險(xiǎn)，能通過(guò)簡(jiǎn)單的、參數(shù)化的配置實(shí)施編程。 　　“Briliante”平臺(tái)不僅能通過(guò)AMBA AHB和APB的ARM標(biāo)準(zhǔn)總線來(lái)把基于ARM CortexTM-M0, Cortex-M3
  • 關(guān)鍵字： 燦芯半導(dǎo)體  SoC  

賽靈思首批封裝收發(fā)器Virtex-7 X690T FPGA開始發(fā)貨

  • 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前宣布Virtex?-7 X690T FPGA開始發(fā)貨，該器件將業(yè)界最可靠的高速串行收發(fā)器、最高系統(tǒng)帶寬和面向市場(chǎng)優(yōu)化的 FPGA 資源完美結(jié)合在一起。Virtex-7 X690T FPGA，是7 系列產(chǎn)品中首款可滿足先進(jìn)高性能有線通信應(yīng)用對(duì)低功耗、單芯片解決方案需求的器件。該系列器件可支持快速、可擴(kuò)展、易于實(shí)現(xiàn)的芯片間串行接口;穩(wěn)健可靠的 10GBASE-KR 背板(不僅支持下一代通信系統(tǒng)各種不同的板間距，而且
  • 關(guān)鍵字： 賽靈思  FPGA  Virtex-7  

基于DSPBuilder的FIR濾波器的系統(tǒng)設(shè)計(jì)

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSPBuilder  FIR濾波器  FPGA  Simulink  

基于FPGA的CAN總線通信節(jié)點(diǎn)設(shè)計(jì)

  • 基于FPGA的CAN總線通信節(jié)點(diǎn)設(shè)計(jì),摘要：以FPGA代替?zhèn)鹘y(tǒng)的單片機(jī)和外圍擴(kuò)展芯片，給出了CAN總線通信節(jié)點(diǎn)的詳細(xì)設(shè)計(jì)方案。其中以SJA1000為CAN總線控制器、FPGA為主控制器，設(shè)計(jì)實(shí)現(xiàn)通信節(jié)點(diǎn)的硬件接口電路。基于對(duì)CAN總線控制器的功能分析，并應(yīng)用Veri
  • 關(guān)鍵字： 節(jié)點(diǎn)  設(shè)計(jì)  通信  總線  FPGA  CAN  基于  

燦芯半導(dǎo)體推出新一代SoC集成平臺(tái)

  • 國(guó)際領(lǐng)先的IC設(shè)計(jì)及一站式服務(wù)供應(yīng)商 — 燦芯半導(dǎo)體(上海)有限公司(以下簡(jiǎn)稱“燦芯半導(dǎo)體”)日前宣布，開始面向客戶提供能滿足快速和可靠的RTL交付的新一代SoC集成平臺(tái)“Briliante”。根據(jù)客戶定制的目標(biāo)，結(jié)合架構(gòu)的復(fù)雜度，燦芯半導(dǎo)體能在1~3天內(nèi)完成RTL設(shè)計(jì)以供綜合，包括自動(dòng)生成測(cè)試案例以供驗(yàn)證。此外，這個(gè)通用的平臺(tái)可以杜絕手工連接所帶來(lái)的風(fēng)險(xiǎn)，能通過(guò)簡(jiǎn)單的、參數(shù)化的配置實(shí)施編程。
  • 關(guān)鍵字： 燦芯  SoC  Briliante  

HDLC的FPGA實(shí)現(xiàn)方法

  • 　1 引言　　HDLC（High-level Data Link Control Procedures, 高級(jí)數(shù)據(jù)鏈路控制規(guī)程）廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實(shí)施HDLC的一般方法通常是采用ASIC（Application Specific Integr
  • 關(guān)鍵字： HDLC  FPGA  實(shí)現(xiàn)方法    
共7949條 282/530 |‹ « 280 281 282 283 284 285 286 287 288 289 » ›|

fpga soc介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473