fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

三大電機(jī)控制方案之FPGA篇：Actel Fusion

　　當(dāng)前電機(jī)控制的發(fā)展越來越趨于多樣化、復(fù)雜化，現(xiàn)場(chǎng)也提出越來越苛刻的性能要求。因此客戶有可能考慮自己開發(fā)專用的控制芯片，F(xiàn)PGA的可編程性正是可以滿足這種需求。上期講解了三大電機(jī)控制方案之MCU篇，這期來看看FPGA。　　對(duì)于電機(jī)控制提出的不同要求，F(xiàn)PGA芯片固有的可編程性和并行處理的特點(diǎn)十分適合于中高端的電機(jī)控制應(yīng)用。由于它以純硬件的方式進(jìn)行并行處理，而且不占用CPU的資源，所以可以使系統(tǒng)達(dá)到很高的性能。　　在電機(jī)控制的市場(chǎng)上，眾多專注于FPGA技術(shù)的廠商接連推出了各具特色的解決方案，本系列
關(guān)鍵字： FPGA Actel

集技術(shù)優(yōu)勢(shì)之大成 Lattice啟動(dòng)影像設(shè)計(jì)新想像

　　自從Lattice(萊迪思半導(dǎo)體)并購了Silicon Blue后，在當(dāng)時(shí)就為FPGA產(chǎn)業(yè)投下一顆震撼彈，后來又在2015年，并購Silicon Image來強(qiáng)化影像處理方面的產(chǎn)品陣容。在歷經(jīng)了約莫一年左右的時(shí)間，Lattice趁勝追擊推出了全新產(chǎn)品線：CrossLink，它被Lattice定義成可編程的ASSP，簡(jiǎn)稱為pASSP。　　Lattice亞太區(qū)資深事業(yè)發(fā)展經(jīng)理陳英仁表示，之所以會(huì)推出這樣的產(chǎn)品，原因主要有兩個(gè)，一是影音訊號(hào)輸入與輸入不相容的問題，其次則是輸入與輸出的通道無法匹配。舉例來
關(guān)鍵字： Lattice FPGA

Arteris推出NCore cache一致性互連IP (cache coherence)用于異構(gòu)多核SoC的高效率設(shè)計(jì)

　　Arteris公司今天宣布推出1.5版本NCore cache一致性互連IP。Arteris公司是從事系統(tǒng)級(jí)芯片(SoC)互連IP的創(chuàng)新性供應(yīng)商，它的商用系統(tǒng)級(jí)芯片NoC互連IP已經(jīng)廣泛被采用。NCore IP是分散式異構(gòu)cache一致性互連解決方案，系統(tǒng)設(shè)計(jì)師可以用它高效率地設(shè)計(jì)出cache一致性的系統(tǒng)，它的優(yōu)點(diǎn)是具有多個(gè)可配置的Snoop Filter和嵌入式高速緩存(cache)。在今天的SoC設(shè)計(jì)中通常使用傳統(tǒng)固定式或集中式cache一致性式互連，與之相比，NCo
關(guān)鍵字： Arteris SoC

Arteris以分散式、可配置半導(dǎo)體架構(gòu)重新定義異構(gòu)多核高速緩存一致性(Cache Coherence)

　　Arteris公司是商用系統(tǒng)級(jí)芯片(SoC)互連IP的創(chuàng)新性供應(yīng)商，今天宣布推出一種半導(dǎo)體設(shè)計(jì)技術(shù)，在用不同供應(yīng)商的IP設(shè)計(jì)出高速緩存一致性(Cache Coherent)高效率系統(tǒng)時(shí)，它提高了系統(tǒng)級(jí)芯片設(shè)計(jì)師的設(shè)計(jì)能力。利用這項(xiàng)新技術(shù)，推出了業(yè)界第一個(gè)分散式、異構(gòu)高速緩存一致性(Cache Coherence)互連，幫助設(shè)計(jì)人員實(shí)現(xiàn)更高的頻率，更低的功耗，高效率地生產(chǎn)有特色的系統(tǒng)級(jí)芯片，縮短產(chǎn)品進(jìn)入市場(chǎng)的時(shí)間。這種系統(tǒng)級(jí)芯片跨越多個(gè)設(shè)計(jì)領(lǐng)域，如移動(dòng)設(shè)備、高清晰度電視、企業(yè)級(jí)存儲(chǔ)、
關(guān)鍵字： Arteris SoC

萊迪思半導(dǎo)體針對(duì)工業(yè)市場(chǎng)提供增強(qiáng)的視頻橋接解決方案

　　萊迪思半導(dǎo)體公司，客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商，今日宣布針對(duì)工業(yè)市場(chǎng)推出19款HDMI?產(chǎn)品。HDMI發(fā)送器、接收器、端口處理器和視頻處理器套件保證了無縫的“即插即用”連接，超越了傳統(tǒng)消費(fèi)電子和移動(dòng)應(yīng)用?！　∫曨l應(yīng)用在整個(gè)工業(yè)產(chǎn)品市場(chǎng)普遍存在，在今天的智能自動(dòng)化系統(tǒng)中扮演著重要的角色。萊迪思提供了一系列可編程器件，滿足工業(yè)環(huán)境和長(zhǎng)時(shí)間工作的要求，同時(shí)保持連續(xù)工作和無與倫比的可靠性。隨著HDMI產(chǎn)品的加入，萊迪思可以幫助制造商解決關(guān)鍵橋接問題或?qū)崿F(xiàn)視頻處理功能，增強(qiáng)了人機(jī)界面、安全監(jiān)控以及數(shù)字
關(guān)鍵字：萊迪思 FPGA

揭開全球第一大企業(yè)安全廠商IBM的面紗

　　今年2月底，一個(gè)收購消息在國(guó)外安全社區(qū)開始傳播。IBM Security 正在收購網(wǎng)絡(luò)安全應(yīng)急響應(yīng)公司 Resilient Systems，據(jù)知情人士透露，收購價(jià)約為1億美金。　　實(shí)際上，自從 IBM Security 在2012年正式建立之后，連續(xù)收購了Trusteer(10億美金)、CrossIdeas和Lighthouse三家安全公司。而且IBM安全正式成立之前，IBM還收購了包括Q1 Labs、Algorithmics、BigFix、Guardium、Watchfire、Consul R
關(guān)鍵字： IBM SOC

話說單片機(jī)應(yīng)用系統(tǒng)硬件電路設(shè)計(jì)

　　一個(gè)單片機(jī)應(yīng)用系統(tǒng)的硬件電路設(shè)計(jì)包含兩部分內(nèi)容：一是系統(tǒng)擴(kuò)展，即單片機(jī)內(nèi)部的功能單元，如ROM、RAM、I/O、定時(shí)器/計(jì)數(shù)器、中斷系統(tǒng)等不能滿足應(yīng)用系統(tǒng)的要求時(shí)，必須在片外進(jìn)行擴(kuò)展，選擇適當(dāng)?shù)男酒?，設(shè)計(jì)相應(yīng)的電路。二是系統(tǒng)的配置，即按照系統(tǒng)功能要求配置外圍設(shè)備，如鍵盤、顯示器、打印機(jī)、A/D、D/A轉(zhuǎn)換器等，要設(shè)計(jì)合適的接口電路?！　∠到y(tǒng)的擴(kuò)展和配置應(yīng)遵循以下原則：　　1、盡可能選擇典型電路，并符合單片機(jī)常規(guī)用法。為硬件系統(tǒng)的標(biāo)準(zhǔn)化、模塊化打下良好的基礎(chǔ)?！　?、系統(tǒng)擴(kuò)展與外圍設(shè)備的配置水平應(yīng)充分滿
關(guān)鍵字：單片機(jī) SoC

Altera發(fā)布Quartus Prime Pro設(shè)計(jì)軟件，加速大容量FPGA設(shè)計(jì)

　　Altera，現(xiàn)在已屬英特爾公司，今天發(fā)布新的產(chǎn)品版Quartus? Prime Pro設(shè)計(jì)軟件，進(jìn)一步提高了FPGA設(shè)計(jì)性能和設(shè)計(jì)團(tuán)隊(duì)的效率。Quartus Prime Pro軟件設(shè)計(jì)用于支持英特爾下一代高度集成的大容量FPGA，這將推動(dòng)云計(jì)算、數(shù)據(jù)中心、物聯(lián)網(wǎng)及其連網(wǎng)等領(lǐng)域的創(chuàng)新。內(nèi)置在最新版軟件中的功能前所未有的縮短了編譯時(shí)間，提供通用設(shè)計(jì)輸入方法，簡(jiǎn)化了知識(shí)產(chǎn)權(quán)(IP)的集成，從而加速了大規(guī)模FPGA設(shè)計(jì)流程?！　∮⑻貭柕腇PGA軟件和IP市場(chǎng)營(yíng)銷總監(jiān)B
關(guān)鍵字： Altera FPGA

【E課題】FPGA/CPLD數(shù)字電路原理介紹

　　當(dāng)產(chǎn)生門控時(shí)鐘的組合邏輯超過一級(jí)時(shí)，證設(shè)計(jì)項(xiàng)目的可靠性變得很困難。即使樣機(jī)或仿真結(jié)果沒有顯示出靜態(tài)險(xiǎn)象，但實(shí)際上仍然可能存在著危險(xiǎn)。通常，我們不應(yīng)該用多級(jí)組合邏輯去鐘控PLD設(shè)計(jì)中的觸發(fā)器?！　D1給出一個(gè)含有險(xiǎn)象的多級(jí)時(shí)鐘的例子。時(shí)鐘是由SEL引腳控制的多路選擇器輸出的。多路選擇器的輸入是時(shí)鐘(CLK)和該時(shí)鐘的2分頻 (DIV2)。由圖1的定時(shí)波形圖看出，在兩個(gè)時(shí)鐘均為邏輯1的情況下，當(dāng)SEL線的狀態(tài)改變時(shí)，存在靜態(tài)險(xiǎn)象。險(xiǎn)象的程度取決于工作的條件。多級(jí)邏輯的險(xiǎn)象是可以去除的
關(guān)鍵字： FPGA CPLD

市場(chǎng)勢(shì)態(tài)加速增長(zhǎng)中國(guó)內(nèi)FPGA產(chǎn)業(yè)如何實(shí)現(xiàn)騰飛？

FPGA是一個(gè)需要長(zhǎng)期積累的過程，而FPGA是為特殊需要而生的，注定無法是大眾的，產(chǎn)業(yè)細(xì)分才是王道。
關(guān)鍵字： FPGA 京微雅格

老杳:從京微雅格“倒閉”看國(guó)家經(jīng)費(fèi)的走向

業(yè)內(nèi)有些公司套取政府資金上癮了，公司就是公司，少拿自主創(chuàng)新說事，更不要打著民族的名義要錢。
關(guān)鍵字：京微雅格 FPGA

【E課堂】verilog之可綜合與不可綜合

　　可綜合的意思是說所編寫的代碼可以對(duì)應(yīng)成具體的電路，不可綜合就是所寫代碼沒有對(duì)應(yīng)的電路結(jié)構(gòu)，例如行為級(jí)語法就是一種不可綜合的代碼，通常用于寫仿真測(cè)試文件?！　〗⒖删C合模型時(shí)，需注意以下幾點(diǎn)：　　不使用initial　　不使用#10之類的延時(shí)語句　　不使用循環(huán)次數(shù)不確定的循環(huán)語句，如forever，while等　　不使用用戶自定義原語(UDP元件)　　盡量使用同步方式設(shè)計(jì)電路　　用always塊來描述組合邏輯時(shí)，應(yīng)列出所有輸入信號(hào)作為敏感信號(hào)列表，即always@(*)　　所有的內(nèi)部寄存器都應(yīng)該能夠被復(fù)
關(guān)鍵字： verilog FPGA

Altera設(shè)計(jì)解決方案網(wǎng)絡(luò)連接客戶和專家，助力客戶基于FPGA的設(shè)計(jì)創(chuàng)新

　　Altera，現(xiàn)在已屬英特爾公司，今天宣布啟動(dòng)其設(shè)計(jì)解決方案網(wǎng)絡(luò)(DSN，Design Solutions Network)，這一全球輔助支持系統(tǒng)將穩(wěn)健的設(shè)計(jì)服務(wù)網(wǎng)絡(luò)、IP、電路板和商用現(xiàn)貨產(chǎn)品(COTS)公司合并到一個(gè)計(jì)劃中。DSN計(jì)劃將客戶與網(wǎng)絡(luò)成員連接起來，通過統(tǒng)一的搜索網(wǎng)站，為他們提供Altera CPLD、FPGA、SoC和Enpirion?電源器件相關(guān)的產(chǎn)品或者設(shè)計(jì)服務(wù)，幫助客戶加速產(chǎn)品創(chuàng)新，網(wǎng)站位于www.altera.com.cn/dsn?！　ntel可
關(guān)鍵字： Altera FPGA

通信基帶成SoC核心競(jìng)爭(zhēng)力高通/海思/三星各有法寶

通信基帶才是SoC能在市場(chǎng)上能脫穎而出的制勝法寶，擁有基帶的廠商在競(jìng)爭(zhēng)中的優(yōu)勢(shì)不言而喻，手機(jī)廠商們?cè)谶x擇SoC方案時(shí)必然要考慮這方面的因素，而活到今天依然滋潤(rùn)的芯片廠商大都也是擁有基帶的廠商。
關(guān)鍵字： SoC 基帶

MCU/SoC助力本土車企追趕世界

智能互聯(lián)和自動(dòng)駕駛是未來汽車產(chǎn)業(yè)的一個(gè)大的趨勢(shì)，其中安全問題和汽車圖像處理問題變得尤為重要。瑞薩電子面對(duì)這一趨勢(shì)會(huì)有怎樣的對(duì)策呢?又將怎樣看待中國(guó)的汽車電子業(yè)?
關(guān)鍵字： MCU/SoC 智能互聯(lián) 自動(dòng)駕駛趙明宇 201605