flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

FPGA串行接口（RS-232）

串行接口是將FPGA連接到PC的簡(jiǎn)單方法。我們只需要一個(gè)發(fā)射器和接收器模塊。異步發(fā)射器它通過(guò)序列化要傳輸?shù)臄?shù)據(jù)來(lái)創(chuàng)建信號(hào)“TxD”。異步接收器它從 FPGA 外部獲取信號(hào)“RxD”，并將其“解串化”，以便在 FPGA 內(nèi)部輕松使用。串行接口 1 - RS-232 串行接口的工作原理RS-232接口具有以下特點(diǎn)：使用 9 針連接器“DB-9”（較舊的 PC 使用 25 針“DB-25”）。允許雙向全雙工通信（PC可以同時(shí)發(fā)送和接收數(shù)據(jù)）。可以以大約 10KBytes/s 的最大速度進(jìn)行通信。DB-9 連接
關(guān)鍵字： FPGA 串行接口

FPGA計(jì)數(shù)器的藝術(shù)

計(jì)數(shù)器構(gòu)成了一個(gè)基本的FPGA構(gòu)建塊。它們有各種形狀和形式......計(jì)數(shù)器 1 - 二進(jìn)制計(jì)數(shù)器最簡(jiǎn)單的計(jì)數(shù)器可以使用幾行 Verilog 構(gòu)建快速高效的二進(jìn)制計(jì)數(shù)器。例如，下面是一個(gè) 32 位計(jì)數(shù)器。reg [31:0] cnt;always @(posedge clk) cnt <= cnt+1;此類(lèi)計(jì)數(shù)器從 0 計(jì)數(shù)到 4294967295，然后回滾 0 以繼續(xù)其進(jìn)程。它占用的資源很少，并且在FPGA中運(yùn)行速度快，這要?dú)w功于隱藏的攜帶鏈（稍后會(huì)詳細(xì)介紹）。現(xiàn)在，讓我們看看一些變化。首先
關(guān)鍵字： FPGA 計(jì)時(shí)器二進(jìn)制

實(shí)現(xiàn)最高效的數(shù)據(jù)轉(zhuǎn)換：深入了解Achronix JESD204C解決方案

長(zhǎng)期以來(lái)，Achronix為不同行業(yè)的數(shù)據(jù)密集型和高帶寬應(yīng)用提供了創(chuàng)新性的FPGA產(chǎn)品和技術(shù)，并幫助客戶(hù)不斷打破性能極限。其中一些應(yīng)用需要與先進(jìn)的模擬/數(shù)字轉(zhuǎn)換器（ADC）和數(shù)字/模擬轉(zhuǎn)換器（DAC）進(jìn)行對(duì)接——可由JESD204C完美地完成這項(xiàng)任務(wù)。JESD204B/C是由JEDEC定義和開(kāi)發(fā)的高速數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)減少了高速數(shù)據(jù)轉(zhuǎn)換器和其他高性能器件（如Achronix Speedster7t FPGA）之間的數(shù)據(jù)輸入和輸出數(shù)量。這種數(shù)字和模擬信號(hào)鏈的組合使設(shè)計(jì)人員能夠獲得簡(jiǎn)化的小尺寸電路
關(guān)鍵字：數(shù)據(jù)轉(zhuǎn)換 Achronix JESD204C FPGA

萊迪思即將舉辦網(wǎng)絡(luò)研討會(huì)探討全新推出的創(chuàng)新中端FPGA

萊迪思半導(dǎo)體，低功耗可編程器件的領(lǐng)先供應(yīng)商，近日宣布將舉辦一場(chǎng)網(wǎng)絡(luò)研討會(huì)，介紹其最新的兩款創(chuàng)新型中端FPGA器件系列，萊迪思Avant?-G和Avant?-X，分別為通用FPGA和高級(jí)互連FPGA。在網(wǎng)絡(luò)研討會(huì)上，萊迪思將介紹這些新型FPGA相關(guān)的技術(shù)，新產(chǎn)品旨在為通信、計(jì)算、工業(yè)和汽車(chē)市場(chǎng)的中端應(yīng)用提供低功耗、先進(jìn)的連接和優(yōu)化的計(jì)算能力等特性。●? ?主辦方：萊迪思半導(dǎo)體●? ?內(nèi)容：萊迪思最新推出的中端FPGA——Avant-G和Avant-X●? &
關(guān)鍵字：萊迪思中端FPGA FPGA

跨越時(shí)鐘域

FPGA設(shè)計(jì)可以使用多個(gè)時(shí)鐘。每個(gè)時(shí)鐘在FPGA內(nèi)部形成一個(gè)“時(shí)鐘域”，如果在另一個(gè)時(shí)鐘域中需要在一個(gè)時(shí)鐘域中生成的信號(hào)，則需要格外小心。跨時(shí)鐘域1-信號(hào)假設(shè) clkB 域中需要來(lái)自 clkA 域的信號(hào)。它需要“同步”到 clkB 域，因此我們要構(gòu)建一個(gè)同步器設(shè)計(jì)，它從 clkA 域獲取一個(gè)信號(hào)，并在 clkB 域中創(chuàng)建一個(gè)新信號(hào)。在第一種設(shè)計(jì)中，我們假設(shè)與 clkA 和 clkB 時(shí)鐘速度相比，“信號(hào)輸入”變化緩慢。您需要做的就是使用兩個(gè)觸發(fā)器將信號(hào)從 clkA 移動(dòng)到 clkB。module Sig
關(guān)鍵字： FPGA 時(shí)鐘時(shí)鐘域

用FPGA邏輯消抖動(dòng)

我們將一個(gè)開(kāi)關(guān)連接到FPGA上，連接方式如下圖：機(jī)械開(kāi)關(guān)的問(wèn)題就是有抖動(dòng)，每次按一下開(kāi)關(guān)，你會(huì)得到下面的信號(hào)：這種信號(hào)很少碰到，多數(shù)情況是下面的這種：我們可以用FPGA的計(jì)數(shù)器來(lái)記錄按鍵的次數(shù)，并通過(guò)數(shù)碼管顯示出來(lái)：上電的時(shí)候，一起是好的：如果按十次鍵，得到下面的結(jié)果：顯然不對(duì)。那如何解決呢？一種方式是添加一個(gè)R/C濾波器，再跟一個(gè)施密特觸發(fā)器之后送給FPGA，當(dāng)然還有更簡(jiǎn)單的方式，就是在FPGA內(nèi)部進(jìn)行消抖動(dòng)。 FPGA擅長(zhǎng)簡(jiǎn)單的運(yùn)算，讓我們使用FPGA中的計(jì)數(shù)器來(lái)查看按下或釋放按鈕的時(shí)間。只有當(dāng)計(jì)
關(guān)鍵字： FPGA 消除抖動(dòng)

用FPGA做正交解碼

FPGA非常適合用邏輯來(lái)實(shí)現(xiàn)正交解碼的功能。什么是正交信號(hào)？正交信號(hào)是兩個(gè)相位差為90度的信號(hào)。它們?cè)跈C(jī)械系統(tǒng)中用于確定軸的運(yùn)動(dòng)（或旋轉(zhuǎn)）。這是一個(gè)向前移動(dòng)幾步的軸。如果對(duì)脈沖計(jì)數(shù)，則可以說(shuō)軸移動(dòng)了3步。如果計(jì)算邊緣，則可以說(shuō)軸移動(dòng)了12步。這就是我們?cè)诖隧?yè)面上所做的。現(xiàn)在，軸向后移動(dòng)了相同的量。因此，想法是通過(guò)查看邊緣和水平，我們可以確定運(yùn)動(dòng)的方向和距離。這是一個(gè)示例，其中軸向前移動(dòng)10步，然后向后移動(dòng)7步。它們?cè)谀睦锸褂?？在機(jī)械手軸中，用于反饋控制。用旋鈕確定用戶(hù)輸入。在電腦鼠標(biāo)中，確定運(yùn)動(dòng)方向。如果
關(guān)鍵字： FPGA L正交解碼

文本LCD模塊的控制FPGA

文本LCD模塊便宜且易于使用微控制器或FPGA進(jìn)行接口。這是一個(gè)1行x 16個(gè)字符的模塊：要控制LCD模塊，您需要11個(gè)IO引腳來(lái)驅(qū)動(dòng)8位數(shù)據(jù)總線和3個(gè)控制信號(hào)。3個(gè)控制信號(hào)是：E：?jiǎn)⒂没颉?LCD選擇”。高活躍。讀/寫(xiě)：讀/寫(xiě)。0寫(xiě)入，1讀取。RS：寄存器選擇，0表示命令字節(jié)，1表示數(shù)據(jù)字節(jié)。大多數(shù)LCD模塊都基于HD44780芯片或是兼容的。查閱Wikipedia以獲取更多信息。7位設(shè)計(jì)讓我們用FPGA板驅(qū)動(dòng)LCD模塊。這是我們?cè)O(shè)計(jì)的框圖：Pluto從PC串行端口接收數(shù)據(jù)，對(duì)其進(jìn)行反序列化，然后將其發(fā)
關(guān)鍵字： FPGA LCD模塊

R/C伺服電機(jī)FPGA

FPGA適用于控制R / C伺服電機(jī)。什么是遙控伺服器？R / C伺服（“遙控伺服電機(jī)”）由一個(gè)電機(jī)，一些電子設(shè)備和一組裝在一個(gè)小盒子中的齒輪組成。單軸從伺服器出來(lái)。您可以通過(guò)向伺服器發(fā)送脈沖來(lái)精確控制軸的旋轉(zhuǎn)角度。軸旋轉(zhuǎn)角度限制為大約270度（它不能旋轉(zhuǎn)一整圈，而只能旋轉(zhuǎn)3/4圈）。這是一個(gè)伺服器的圖片（已被咬住，但已說(shuō)明了我們的目的）。有用的信息鏈接包括：RC伺服控制RC飛機(jī)伺服系統(tǒng)使用指南遙控伺服器101R / C Servos用于：在遙控模型中（汽車(chē)，飛機(jī)…）。在機(jī)器人技術(shù)中。電氣連接
關(guān)鍵字： FPGA 伺服電機(jī)

DRAM / NAND 巨頭明年加碼半導(dǎo)體投資：三星增加 25%、SK 海力士增加 100%

IT之家 12 月 21 日消息，根據(jù)韓媒 ETNews 報(bào)道，三星和 SK 海力士都計(jì)劃 2024 年增加半導(dǎo)體設(shè)備投資。三星計(jì)劃投資 27 萬(wàn)億韓元（IT之家備注：當(dāng)前約 1482.3 億元人民幣），比 2023 年投資預(yù)算增加 25%；而 SK 海力士計(jì)劃投資 5.3 萬(wàn)億韓元（當(dāng)前約 290.97 億元人民幣），比今年的投資額增長(zhǎng) 100%。報(bào)道中指出，三星和 SK 海力士在增加半導(dǎo)體設(shè)備投資之外，還提高了 2024 年的產(chǎn)能目標(biāo)。報(bào)道稱(chēng)三星將 DRAM 和 NAND
關(guān)鍵字：存儲(chǔ) DRAM NAND Flash

使用Verilog來(lái)編程FPGA

FPGA是依賴(lài)數(shù)字邏輯的數(shù)字器件，計(jì)算機(jī)硬件使用的是數(shù)字邏輯，每一個(gè)計(jì)算，屏幕上每一個(gè)像素的呈現(xiàn)，音樂(lè)軌的每一個(gè)note都是使用數(shù)字邏輯構(gòu)成的功能塊來(lái)實(shí)現(xiàn)的。雖然多數(shù)時(shí)候，數(shù)字邏輯是抽象的數(shù)學(xué)概念，而不是物理電子，邏輯門(mén)以及其它的數(shù)字邏輯器件則是由刻蝕在集成電路上的晶體管來(lái)實(shí)現(xiàn)的。對(duì)于FPGA來(lái)講，可以通過(guò)繪制邏輯門(mén)構(gòu)成的電路，將這些門(mén)映射到FPGA的通用門(mén)上，并將它們連接起來(lái)以實(shí)現(xiàn)你設(shè)想的邏輯設(shè)計(jì)。另外一種方式是，使用Verilog（或其它的）硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)邏輯。你依然可以購(gòu)買(mǎi)能夠?qū)崿F(xiàn)小數(shù)量邏
關(guān)鍵字： Verilog 編程 FPGA

集邦咨詢(xún)稱(chēng) 2024Q1 手機(jī) DRAM、eMMC / UFS 均價(jià)環(huán)比增長(zhǎng) 18-23%

IT之家 12 月 20 日消息，集邦咨詢(xún)近日發(fā)布報(bào)告，預(yù)估 2024 年第 1 季度 Mobile DRAM 及 NAND Flash（eMMC / UFS）環(huán)比增長(zhǎng) 18-23%，而且不排除進(jìn)一步拉高的情況。集邦咨詢(xún)表示 2024 年第 1 季中國(guó)智能手機(jī) OEM 的生產(chǎn)規(guī)劃依然穩(wěn)健，由于存儲(chǔ)器價(jià)格漲勢(shì)明確，帶動(dòng)買(mǎi)方積極擴(kuò)大購(gòu)貨需求，以建設(shè)安全且相對(duì)低價(jià)的庫(kù)存水位。集邦咨詢(xún)認(rèn)為買(mǎi)賣(mài)雙方庫(kù)存降低，加上原廠減產(chǎn)效應(yīng)作用，這兩大因素促成這一波智能手機(jī)存儲(chǔ)器價(jià)格的強(qiáng)勁漲勢(shì)。集邦咨詢(xún)認(rèn)為明年第 1 季
關(guān)鍵字：存儲(chǔ) DRAM NAND Flash

看好FPGA的增長(zhǎng)潛力，萊迪思拓展中端產(chǎn)品線

1 FPGA市場(chǎng)年增7.8%，高中低三分天下?lián)袌?chǎng)調(diào)查公司Scoop.market.us的數(shù)據(jù)，全球現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）市場(chǎng)有望在未來(lái)幾年以7.8%的復(fù)合年增長(zhǎng)率穩(wěn)步增長(zhǎng)。2022年，F(xiàn)PGA市場(chǎng)收入為65億美元，預(yù)計(jì)2023年將增至70億美元。增長(zhǎng)趨勢(shì)將持續(xù)下去，預(yù)計(jì)2030年收入將達(dá)到115億美元，2031年將達(dá)到124億美元，2032年將達(dá)到135億美元。2022年，小型FPGA總貢獻(xiàn)23億美元，中端FPGA貢獻(xiàn)18億美元，高端FPGA貢獻(xiàn)24億美元?？梢?jiàn)，高中低市場(chǎng)基本三分天下。不過(guò)，這個(gè)
關(guān)鍵字： FPGA 萊迪思 Lattice 中端FPGA

Achronix提供由FPGA賦能的智能網(wǎng)卡（SmartNIC）解決方案來(lái)打破智能網(wǎng)絡(luò)性能極限

隨著人工智能/機(jī)器學(xué)習(xí)（AI/ML）和其他復(fù)雜的、以數(shù)據(jù)為中心的工作負(fù)載被廣泛部署，市場(chǎng)對(duì)高性能計(jì)算的需求持續(xù)飆升，對(duì)高性能網(wǎng)絡(luò)的需求也呈指數(shù)級(jí)增長(zhǎng)。高性能計(jì)算曾經(jīng)是超級(jí)計(jì)算機(jī)這樣一個(gè)孤立的領(lǐng)域，而現(xiàn)在從超級(jí)計(jì)算機(jī)到邊緣解決方案，在各個(gè)層面都可以看到高性能計(jì)算，隨著我們推動(dòng)更快的解決方案進(jìn)入市場(chǎng)，網(wǎng)絡(luò)安全和高復(fù)雜性應(yīng)用在其中也扮演著更重要的角色。為了滿(mǎn)足對(duì)網(wǎng)絡(luò)加速的需求，并提供靈活的、可重新編程的網(wǎng)絡(luò)，Achronix為數(shù)據(jù)中心運(yùn)營(yíng)商、云服務(wù)提供商和電信公司提供Achronix 的Network Infr
關(guān)鍵字： Achronix FPGA 智能網(wǎng)卡 SmartNIC 智能網(wǎng)絡(luò)

明年半導(dǎo)體暴增20%，哪些賽道市場(chǎng)回暖？

今年的半導(dǎo)體可謂寒風(fēng)瑟瑟，市場(chǎng)下滑的消息從年頭傳到年尾，半導(dǎo)體企業(yè)也疲于應(yīng)對(duì)蕭瑟的市場(chǎng)環(huán)境，不斷傳出減產(chǎn)、虧損的消息。熬過(guò)冬就是春，最近的半導(dǎo)體市場(chǎng)總算是迎來(lái)了一些好消息。IDC 最新的預(yù)測(cè)，認(rèn)為半導(dǎo)體市場(chǎng)已經(jīng)觸底，明年開(kāi)始半導(dǎo)體將會(huì)加速恢復(fù)增長(zhǎng)。在它的預(yù)測(cè)中，2023 年全球半導(dǎo)體市場(chǎng)收入從 5188 億美元上調(diào)至 5265 億美元，2024 年收入預(yù)期也從 6259 億美元上調(diào)至 6328 億美元。到明年，全球半導(dǎo)體收入將同比增長(zhǎng) 20.2%。IDC 全球半導(dǎo)體供應(yīng)鏈技術(shù)情報(bào)研究經(jīng)理 Rudy Tor
關(guān)鍵字： NAND flash 射頻前端 CPU 模擬芯片