dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

依托FPGA開發(fā)高性能網(wǎng)絡(luò)安全處理平臺(tái)

通過FPGA來構(gòu)建一個(gè)低成本、高性能、開放架構(gòu)的數(shù)據(jù)平面引擎可以為網(wǎng)絡(luò)安全設(shè)備提供性能提高的動(dòng)力。隨著互聯(lián)網(wǎng)技術(shù)的飛速發(fā)展，性能成為制約網(wǎng)絡(luò)處理的一大瓶頸問題。FPGA作為一種高速可編程器件，為網(wǎng)絡(luò)安全流量處理提供了一條低成本、高性能的解決之道。
關(guān)鍵字：高性能網(wǎng)絡(luò)安全 FPGA 處理平臺(tái)

目標(biāo)設(shè)計(jì)平臺(tái)使基于FPGA的系統(tǒng)開發(fā)易如反

賽靈思公司在正式發(fā)布新一代旗艦產(chǎn)品高性能Virtex-6和低成本Spartan-6 FPGA時(shí)，首次提出了“目標(biāo)設(shè)計(jì)平臺(tái)”的新概念。賽靈思目標(biāo)設(shè)計(jì)平臺(tái)包含五個(gè)關(guān)鍵部分：Virtex-6和Spartan-6 FPGA器件、支持和集成業(yè)界成熟設(shè)計(jì)方法的設(shè)計(jì)環(huán)境、采用業(yè)界標(biāo)準(zhǔn)FPGA多層連接器的可擴(kuò)展板和套件、提供接口的IP內(nèi)核和強(qiáng)大的參考設(shè)計(jì)。
關(guān)鍵字：目標(biāo)設(shè)計(jì)平臺(tái) 系統(tǒng)開發(fā) FPGA Virtex-6 Spartan-6

幾種DSP與外接存儲(chǔ)器的連接方法

存儲(chǔ)器接口分為ROM接口和RAM接口兩種。ROM包括EPROM和FLASH，而RAM主要是指SRAM。TMS320C5409具有32K字的片內(nèi)RAM和16K字的掩膜ROM。但是在DSP應(yīng)用的很多場(chǎng)合，尤其是帶信號(hào)存儲(chǔ)的DSP應(yīng)用來說，TMS320C5409的片內(nèi)存儲(chǔ)資源是遠(yuǎn)遠(yuǎn)不夠用的。因此，設(shè)計(jì)一個(gè)TMS320C5409硬件系統(tǒng)一般應(yīng)該包括其與EPROM/FLASH和SRAM的接口設(shè)計(jì)，以存放程序和數(shù)據(jù)。本文介紹TMS320C5409與存儲(chǔ)器的接口設(shè)計(jì)方案。
關(guān)鍵字：存儲(chǔ)器 DSP 連接

mcu,DSP,PLD/EDA的介紹/比較/分析

當(dāng)今,數(shù)字時(shí)代的核心動(dòng)力便是單片機(jī),DSP ,PLD/ EDA ,以其各自的特點(diǎn)滿足了各種需要,推動(dòng)著信息技術(shù)的快速發(fā)展。這里將對(duì)這三類電子產(chǎn)品分別加以介紹,并作比較和分析。
關(guān)鍵字：單片機(jī)(Single-chipMicrocomputer) 數(shù)字信號(hào)處理(DSP) 可編程邏輯器件(PLD)/電子設(shè)計(jì)自動(dòng)化(EDA)

全面剖析SOPC

SOPC一詞主要是源自Altera, 其涵義是因?yàn)槟壳癈PLD/FPGA的容量愈來愈大, 性能愈來愈好, 加上價(jià)格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀念, 也能移植到CPLD/FPGA上, 并且因?yàn)镃PLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實(shí)現(xiàn)一個(gè)高復(fù)難度的系統(tǒng), 而且還能快速改變系統(tǒng)的特性. 類似的觀念也鑒于Xilinx的Platform FPGA.
關(guān)鍵字： SOPC CPLD FPGA

基于C5509A的功放閉環(huán)數(shù)字控制系統(tǒng)(圖)

隨著通信系統(tǒng)的發(fā)展，要求通信具有更高的傳輸可靠性、更強(qiáng)的抗干擾能力。在無線信號(hào)發(fā)射過程中，射頻信號(hào)必須經(jīng)功放放大，再經(jīng)天線發(fā)射出去，信號(hào)經(jīng)功放后的幅度和穩(wěn)定性對(duì)通信的可靠性和抗干擾起著關(guān)鍵作用。攻放輸出信號(hào)的幅度越大通信可靠性越穩(wěn)定，接收的準(zhǔn)確性和可靠性就越高。在發(fā)射端，功放輸出功率控制一方面需要保證功放的安全可靠，另一方面又要盡可能使功放輸出功率最大。因此，對(duì)功放的輸出功率控制就顯得十分重要，早期的功放控制一般采用模擬等方法實(shí)現(xiàn)。
關(guān)鍵字： C5509A DSP 功放閉環(huán) 數(shù)字控制

利用MATLAB增強(qiáng)MAX+PLUS II的仿真功能

紹了一種利用工具軟件MATLAB強(qiáng)大的數(shù)學(xué)功能來增強(qiáng)ALTERA公司的可編程邏輯器件設(shè)計(jì)軟件MAX+PLUSII的仿真功能、提高設(shè)計(jì)品質(zhì)的方法，有較強(qiáng)的針對(duì)性。
關(guān)鍵字： matlab 仿真 FPGA

數(shù)字懸浮控制系統(tǒng)中的降噪方法及FPGA實(shí)現(xiàn)

為抑制電磁噪聲對(duì)懸浮控制系統(tǒng)的影響，介紹了一種通過避開噪聲持續(xù)時(shí)間進(jìn)行A/D采樣的方法，詳細(xì)討論了該方法的原理與實(shí)現(xiàn)。實(shí)踐表明，它能有效地防止噪聲引入控制系統(tǒng)，提高系統(tǒng)的性能
關(guān)鍵字：懸浮控制降噪 A/D采樣 FPGA

基于FPGA的線陣CCD驅(qū)動(dòng)時(shí)序及模擬信號(hào)處理的設(shè)計(jì)

基于FPGA設(shè)計(jì)的驅(qū)動(dòng)電路是可再編程的，與傳統(tǒng)的方法相比，其優(yōu)點(diǎn)是集成度高、速度快、可靠性好。若要改變驅(qū)動(dòng)電路的時(shí)序，增減某些功能，僅需要對(duì)器件重新編程即可，在不改變?nèi)魏斡布那闆r下，即可實(shí)現(xiàn)驅(qū)動(dòng)電路的更新?lián)Q代。通過對(duì)TCDl50lD輸出圖像信號(hào)特征的簡(jiǎn)要分析，分別闡述了內(nèi)、外2種除噪方法，并給出了相應(yīng)的時(shí)序，再利用Quartus II 7．2軟件平臺(tái)對(duì)TCDl501D CCD驅(qū)動(dòng)時(shí)序及AD9826的采樣時(shí)序進(jìn)行了設(shè)計(jì)及結(jié)果仿真，使CCD的驅(qū)動(dòng)變得簡(jiǎn)單且易于處理，這是傳統(tǒng)邏輯電路無法比擬的，對(duì)其他CCD時(shí)
關(guān)鍵字： CCD驅(qū)動(dòng)時(shí)序模擬信號(hào)處理 FPGA

用FPGA在數(shù)字電視系統(tǒng)中進(jìn)行級(jí)聯(lián)編碼

本文介紹了串型級(jí)聯(lián)編碼的原理，以及它在數(shù)字電視地面?zhèn)鬏斚到y(tǒng)中的應(yīng)用，通過FPGA設(shè)計(jì)電路實(shí)現(xiàn)編碼過程，最后說明串型級(jí)聯(lián)編碼的應(yīng)用優(yōu)越性。
關(guān)鍵字： FPGA；編碼；串型級(jí)聯(lián)編碼；數(shù)字電視地面?zhèn)鬏斚到y(tǒng)

基于高速FPGA的PCB設(shè)計(jì)技術(shù)

本文只談及了一些基本的概念。這里所涉及的任何一個(gè)主題都可以用整本書的篇幅來討論。關(guān)鍵是要在為PCB版圖設(shè)計(jì)投入大量時(shí)間和精力之前搞清楚目標(biāo)是什么。一旦完成了版圖設(shè)計(jì)，重新設(shè)計(jì)就會(huì)耗費(fèi)大量的時(shí)間和金錢，即便是對(duì)走線的寬度作略微的調(diào)整。不能依賴PCB版圖工程師做出能夠滿足實(shí)際需求的設(shè)計(jì)來。原理圖設(shè)計(jì)師要一直提供指導(dǎo)，作出精明的選擇，并為解決方案的成功負(fù)起責(zé)任。
關(guān)鍵字： PCB 電容 SERDES FPGA

基于DSP的數(shù)碼相機(jī)中的MPEG-4 壓縮

雖然數(shù)碼相機(jī) (DSC) 投入市場(chǎng)僅幾年時(shí)間，但已經(jīng)使消費(fèi)類電子成像業(yè)發(fā)生了翻天覆地的變化。目前，全球售出的相機(jī)中大約有三分之一是數(shù)碼相機(jī)，而且其份額還在穩(wěn)步上升。
關(guān)鍵字： DSP 數(shù)碼 MPEG-4 壓縮

用FPGA實(shí)現(xiàn)FIR濾波器

你接到要求用FPGA實(shí)現(xiàn)FIR濾波器的任務(wù)時(shí)，也許會(huì)想起在學(xué)校里所學(xué)的FIR基礎(chǔ)知識(shí)，但是下一步該做什么呢?哪些參數(shù)是重要的?做這個(gè)設(shè)計(jì)的最佳方法是什么?還有這個(gè)設(shè)計(jì)應(yīng)該怎樣在FPGA中實(shí)現(xiàn)?現(xiàn)在有大量的低成本IP核和工具來幫助你進(jìn)行設(shè)計(jì)，因?yàn)镕IR是用FPGA實(shí)現(xiàn)的最普通的功能。
關(guān)鍵字： FIR濾波器 DSP LUT FPGA

克服FPGA I/O引腳分配挑戰(zhàn)

賽靈思公司開發(fā)了一種規(guī)則驅(qū)動(dòng)的方法。首先根據(jù)PCB和FPGA設(shè)計(jì)要求定義一套初始引腳布局，這樣利用與最終版本非常接近的引腳布局設(shè)計(jì)小組就可以盡可能早地開始各自的設(shè)計(jì)流程。如果在設(shè)計(jì)流程的后期由于PCB布線或內(nèi)部FPGA性能問題而需要進(jìn)行調(diào)整，在采用這一方法晨這些問題通常也已經(jīng)局部化了，只需要在PCB或FPGA設(shè)計(jì)中進(jìn)行很小的設(shè)計(jì)修改。
關(guān)鍵字： PCB IO引腳分配 FPGA

MAX706S在DSP系統(tǒng)中的應(yīng)用

對(duì)于實(shí)際的DSP應(yīng)用系統(tǒng)特別是產(chǎn)品化的DSP系統(tǒng)而言，可靠性是一個(gè)不容忽視的問題。由于DSP系統(tǒng)的時(shí)鐘頻率比較高，因此在運(yùn)行時(shí)極有可能發(fā)生干擾和被干擾的現(xiàn)象，嚴(yán)重時(shí)系統(tǒng)可能會(huì)出現(xiàn)死機(jī)。為了克服這種情況，除了在軟件上作一些保護(hù)措施外，硬件上也必須作相應(yīng)的處理。硬件上最有效的保護(hù)措施就是采用具有監(jiān)視(Watchdog)功能的自動(dòng)復(fù)位電路。各大公司生產(chǎn)了多種微處理器監(jiān)控器，用來監(jiān)測(cè)微處理器的運(yùn)行狀態(tài)，一旦微處理器失控就強(qiáng)行復(fù)位微處理器，引導(dǎo)程序重新運(yùn)行。
關(guān)鍵字： MAX706S DSP 監(jiān)控電路