首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp＋fpga

基于DSP和電壓反饋的機(jī)器人多軸運動控制器設(shè)計

  • 摘    要：本文對一種適合于機(jī)器人控制的多軸控制器的總體結(jié)構(gòu)和相關(guān)知識進(jìn)行了介紹，并給出了控制器的詳細(xì)設(shè)計方案和工作流程。該控制器選用DSP為主處理器，采用電壓反饋的形式，可應(yīng)用于其它類似的控制機(jī)構(gòu)中。關(guān)鍵詞：DSP；機(jī)器人；控制器；CAN總線引言對于機(jī)器人控制技術(shù)，實時性和穩(wěn)定性是研究的重點。現(xiàn)階段，機(jī)器人控制的主要方法是在離線狀態(tài)下對步態(tài)進(jìn)行規(guī)劃，并在主控機(jī)上對機(jī)器人的運動進(jìn)行實時的補(bǔ)償，這種處理方法對處理器的運算速度和處理能力提出了很高的要求。傳統(tǒng)的機(jī)器人控制器大多以
  • 關(guān)鍵字： CAN總線  DSP  機(jī)器人  控制器  

基于FPGA的HDLC轉(zhuǎn)E1傳輸控制器的實現(xiàn)

  • 摘    要：本文介紹了一種用FPGA實現(xiàn)的HDLC轉(zhuǎn)E1的協(xié)議控制器，能實現(xiàn)將速率為N
  • 關(guān)鍵字： E1  FPGA  HDLC  幀結(jié)構(gòu)  

嵌入式系統(tǒng)中FPGA的被動串行配置方式

  • 嵌入式系統(tǒng)中FPGA的被動串行配置方式,介紹一種在嵌放式系統(tǒng)中使用微處理器被動串行配置方式實現(xiàn)對FPGA配置的方案，將系統(tǒng)程序及配置文件存在系統(tǒng)Flash中，利用微處理器的I/O口產(chǎn)生配置時序，省去配置器件；討論FPGA的各種配置方式及各種配置文件的使用。
  • 關(guān)鍵字： 配置  方式  串行  被動  系統(tǒng)  FPGA  嵌入式  

數(shù)字頻率合成器的FPGA實現(xiàn)

  • 介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點，給出了用ACEX 1K系列器件EP1K10TC144－1實現(xiàn)數(shù)字頻率合成器的工作原理、設(shè)計思路、電路結(jié)構(gòu)和仿真結(jié)果。
  • 關(guān)鍵字： FPGA  數(shù)字頻率合成器    

基于MicroBlaze軟核的FPGA片上系統(tǒng)設(shè)計

  • 分析軟處理器MicroBlaze的體系結(jié)構(gòu)，給出MicroBlaze內(nèi)核在軟件無線電系統(tǒng)中的應(yīng)用，實現(xiàn)SOPC（可編程系統(tǒng)芯片）。
  • 關(guān)鍵字： MicroBlaze  FPGA  軟核  片上系統(tǒng)    

Stratix II FPGA：成功的90nm開發(fā)和推出案例研究

  • Stratix II FPGA：成功的90nm開發(fā)和推出案例研究
  • 關(guān)鍵字： Stratix  FPGA  II  90    

用FPGA實現(xiàn)1553B總線接口中的曼碼編解碼器

  • 介紹用FPGA設(shè)計實現(xiàn)MIL-STD1553B部接口中的曼徹斯特碼編解碼器。
  • 關(guān)鍵字： 1553B  FPGA  總線接口  編解碼器    

基于FPGA的高頻時鐘的分頻和分配設(shè)計

  • 介紹了為PET（正電子發(fā)射斷層掃描儀）的前端電子學(xué)模塊提供時間基準(zhǔn)而設(shè)計的一種新型高頻時鐘扇出電路。
  • 關(guān)鍵字： FPGA  高頻時鐘  分頻  分配    

基于FPGA的新型諧波分析儀設(shè)計

  • 給出一種基于FPGA的新型諧波分析儀的設(shè)計方案。
  • 關(guān)鍵字： FPGA  諧波分析儀    

數(shù)字簽名算法SHA-1的FPGA高速實現(xiàn)

  • 常用的信息驗證碼是使用單向散列函數(shù)生成驗證碼，安全散列算法SHA-1使用在是因特網(wǎng)協(xié)議安全性(IPSec)標(biāo)準(zhǔn)中。
  • 關(guān)鍵字： FPGA  SHA  數(shù)字簽名算法  高速實現(xiàn)    

FPGA芯片APA150及其應(yīng)用

  • 文章介紹了APA150的主要特點、內(nèi)部結(jié)構(gòu)、主要性能參數(shù)，給出了APA150在通信系統(tǒng)設(shè)計中的應(yīng)用實例。
  • 關(guān)鍵字： FPGA  APA  150  芯片    

基于FPGA的快速傅立葉變換

  • 在對FFT（快速傅立葉變換）算法進(jìn)行研究的基礎(chǔ)上，描述了用FPGA實現(xiàn)FFT的方法，并對其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。
  • 關(guān)鍵字： FPGA  傅立葉變換    

異步FIFO結(jié)構(gòu)及FPGA設(shè)計

  • 首先介紹異步FIFO的概念、應(yīng)用及其結(jié)構(gòu)，然后分析實現(xiàn)異步FIFO的難點問題及其解決辦法；在傳統(tǒng)設(shè)計的基礎(chǔ)上提出一種新穎的電路結(jié)構(gòu)并對其進(jìn)行綜合仿真和FPGA實現(xiàn)。
  • 關(guān)鍵字： FIFO  FPGA    

3-DES算法的FPGA高速實現(xiàn)

  • 介紹3-DES算法的概要；以Xilinx公司SPARTANII結(jié)構(gòu)的XC2S100為例，闡述用FPGA高速實現(xiàn)3-DES算法的設(shè)計要點及關(guān)鍵部分的設(shè)計。
  • 關(guān)鍵字： FPGA  DES  算法  高速實現(xiàn)    

基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計

  • 簡要介紹了CPLD/FPGA器件的特點和應(yīng)用范圍，并以分頻比為2.5的半整數(shù)分頻器的設(shè)計為例，介紹了在MAX+plus II開發(fā)軟件下，利用VHDL硬件描述語言以及原理圖的輸入方式來設(shè)計數(shù)字邏輯電路的過程和方法。
  • 關(guān)鍵字： CPLD  FPGA  整數(shù)  分頻器    
共9896條 652/660 |‹ « 650 651 652 653 654 655 656 657 658 659 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
×

Digikey let's do
· 2025年第1期限时报名开启，5月8日截止
· Digikey助力，提供一站式免费器件支持
· 跟大佬一起 【DIY 功率监测与控制系统】