首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp＋fpga

dsp＋fpga 文章 最新資訊

利用Virtex-5 FPGA實現(xiàn)更高的性能

  • 在FPGA系統(tǒng)設(shè)計中，要達到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級性能的過程中受益于Xilinx® 的Virtex™-5 FPGA構(gòu)建模塊，特別是新的ExpressFabric™技術(shù)。以針對邏輯和算術(shù)功能的量化預(yù)期性能改進為例，我將探究ExpressFabric架構(gòu)的主要功能。基于實際客戶設(shè)計的基準(zhǔn)將說明Virtex-5ExpressFabric技術(shù)性能平均比前一
  • 關(guān)鍵字： FPGA  Virtex-5  單片機  嵌入式系統(tǒng)  

利用Xilinx Platform Studio工具套件，快速、便捷地生成 BSP

  • 具有嵌入式處理器的 平臺 FPGA 為您提供前所未有的靈活性、集成度和高性能。目前，在單個可編程邏輯設(shè)備中開發(fā)極其復(fù)雜且高度定制化的嵌入式系統(tǒng)已成為可能。 隨著芯片性能的不斷增加，如何使設(shè)計方法始終高效、多產(chǎn)，成為人們面臨的主要挑戰(zhàn)。嵌入式系統(tǒng)開發(fā)的關(guān)鍵活動之一是開發(fā)板支持包 (BSP)。利用 BSP，可以使嵌入式軟件應(yīng)用程序成功地初始化，并與連接到處理器的硬件資源進行通信。典型的 BSP 組件包括引導(dǎo)代碼、設(shè)備驅(qū)動程序代碼和
  • 關(guān)鍵字： FPGA  PowerPC  處理器的Virtex  單片機  嵌入式系統(tǒng)  

DSP在DSA70000系列示波器中的新應(yīng)用

  • 泰克 DSA70000 新型示波器采用了一系列創(chuàng)新的數(shù)字信號處理（DSP）技術(shù)，以增強頻率和相位響應(yīng)、通道匹配性、探頭系統(tǒng)性能、信噪比表現(xiàn)及其他重要技術(shù)特性，從而令整個示波器數(shù)據(jù)采集系統(tǒng)均隨之受益。
  • 關(guān)鍵字： 應(yīng)用  示波器  系列  DSA70000  DSP  

SYNPLICITY CERTIFY軟件全面支持XILINX VIRTEX-5 FPGA簡化ASIC原型驗證過程

  • 　　Synplicity宣布其Certify® ASIC RTL 原型設(shè)計軟件增強了對 Xilinx Virtex™-5 系列的 65 納米 FPGA 的支持。Certify 軟件是業(yè)界首款支持多個 FPGA 進行 ASIC 原型設(shè)計的產(chǎn)品。Certify 工具將多芯片分組技術(shù)與業(yè)界一流的 FPGA 綜合技術(shù)
  • 關(guān)鍵字： ASIC原型驗證  CERTIFY軟件  FPGA  SYNPLICITY  VIRTEX-5  XILINX  單片機  嵌入式系統(tǒng)  

Synplicity的DSP綜合平臺于2006年得到大幅發(fā)展

  • 　Synplicity宣布其ESL 平臺，即Synplify DSP 綜合解決方案的采用率（銷售量）在 2006 年翻了一番有余，尤其在工業(yè)、軍事/航空領(lǐng)域大受歡迎。Synplicity 認(rèn)為DSP 綜合平臺快速發(fā)展的主要原因在于：公司擁有獨特的真正 DSP 綜合技術(shù)，Synplify® DSP 綜合優(yōu)化引擎得到了不斷發(fā)展和支持更多工業(yè)與軍事/航空領(lǐng)域中常用功能的IP。Synplicity
  • 關(guān)鍵字： DSP  Synplicity  單片機  發(fā)展  嵌入式系統(tǒng)  綜合平臺  

利用Virtex-5 FPGA實現(xiàn)更高性能的方法

  • 在FPGA系統(tǒng)設(shè)計中，要達到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級性能的過程中受益于Xilinx? 的Virtex?-5 FPGA構(gòu)建模塊，特別是新的ExpressFabric?技術(shù)。以針對邏輯和算術(shù)功能的量化預(yù)期性能改進為例，我將探究ExpressFabric架構(gòu)的主要功能。基于實際客戶設(shè)計的基準(zhǔn)將說明Virtex-5ExpressFabric技術(shù)性能平均比前一代Virtex-4 FPGA要高
  • 關(guān)鍵字： FPGA  Virtex-5  單片機  邏輯構(gòu)造  嵌入式系統(tǒng)  

可重構(gòu)計算技術(shù)將漸入民用領(lǐng)域

  • ??? 可重構(gòu)計算（Reconfigurable Computing） 技術(shù)是指在軟件的控制下，利用系統(tǒng)中的可重用資源（如FPGA等可重構(gòu)邏輯器件），根據(jù)應(yīng)用的需要重新構(gòu)造一個新的計算平臺，達到接近專用硬件設(shè)計的高性能。它避免了微處理器計算模式因為取指、譯碼等步驟導(dǎo)致的性能損失，同時也消除了專用集成電路（ASIC）計算模式因為前期設(shè)計制造的復(fù)雜過程帶來的高代價和不可重用等缺陷。???? 從某種意義上來說，可重構(gòu)計算技術(shù)并不是什么新技術(shù)，
  • 關(guān)鍵字： FPGA  可重構(gòu)計算  嵌入式  

FPGA實現(xiàn)的FIR算法在汽車動態(tài)稱重儀中的應(yīng)用

  • 引言 車輛在動態(tài)稱重時，作用在平臺上的力除真實軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵、輪胎驅(qū)動力等，給動態(tài)稱重實現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數(shù)則不能過大，否則將產(chǎn)生過大的延遲導(dǎo)致不能實現(xiàn)實時處理，從而造成濾波后的信號仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 FIR濾波的原理及實現(xiàn) 本文采用FIR數(shù)字濾波，其原理如公式1所示。 Y(n)= (1) 其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信號，
  • 關(guān)鍵字： FIR算法  FPGA  動態(tài)稱重儀  汽車電子  汽車電子  

低功耗FPGA設(shè)計技術(shù)

  • 一、前言　　 　　 隨著系統(tǒng)功率預(yù)算的不斷緊縮，迫切需要新型低功率元器件。對通信基礎(chǔ)設(shè)施而言，電路板冷卻、機箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設(shè)計中都起著重要的作用。對e-應(yīng)用，電池壽命、熱耗散和小體積尺寸是主要的設(shè)計難點。選用智能器件，輔以正確的設(shè)計技巧增加了符合功率預(yù)算的可能性。盡管可編程邏輯器件（PLD）有很好的性能，然而卻以犧牲功耗為代價。Actel公司的抗熔斷型FPGA提供低功耗且高性能應(yīng)用的理想解決方案。本文涵蓋Actel eX系列以及SX/SX-A系列器件，詳細(xì)描述了器件的結(jié)構(gòu)特點與設(shè)計技巧。
  • 關(guān)鍵字： FPGA  低功耗  

賽靈思推出系統(tǒng)性能最高、編譯時間最快的ISE WEBPACK 9.1i設(shè)計套件

  • 可免費下載并同時支持Windows和Linux平臺的設(shè)計套件，能降低平均10%的動態(tài)功耗并提供擴展的FPGA器件支持      2007年1月30日，北京 - 全球領(lǐng)先的可編程邏輯解決方案提供商賽靈思公司(Xilinx, Inc.) (NASDAQ:XLNX) 日前宣布推出最新版本、可免費下載的邏輯設(shè)計套件——集成軟件環(huán)境 (ISE™) WebPACK™ 9.1i，目前用戶可立即下載使用。這一新版本包含了使用廣泛的賽靈思 ISE Foundatio
  • 關(guān)鍵字： FPGA  Linux  Windows  

FPGA與CPLD的區(qū)別

  • 管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點,但由于ＣＰＬＤ和ＦＰＧＡ結(jié)構(gòu)上的差異,具有各自的特點:①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰ ＧＡ更適合于完成時序邏輯。換句話說,ＦＰＧＡ更適合于觸發(fā)器豐富的結(jié)構(gòu),而ＣＰＬＤ更適合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu)。②ＣＰＬＤ的連續(xù)式布線結(jié)構(gòu)決定了它的時序延遲是均勻的和可預(yù)測的,而ＦＰＧＡ的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測性。 ③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過修改具有固定內(nèi)連電路的邏輯功能來編程,ＦＰＧＡ主要通過
  • 關(guān)鍵字： CPLD  FPGA  

基于DSP實現(xiàn)的無差拍控制逆變器

  • 隨著計算機以及各種精密自動化設(shè)備、電子設(shè)備被廣泛應(yīng)用于通信、工業(yè)自動化控制、辦公自動化等領(lǐng)域, 逆變器作為UPS的重要組成部分，近年來得到了迅速展。對逆變器的控制成為研究重點，即要求其輸出波形穩(wěn)態(tài)精度高、總諧波畸變率低和動態(tài)響應(yīng)快。目前，瞬時PID控制、重復(fù)控制等技術(shù)都在應(yīng)用中占有重要地位。但這兩種技術(shù)都有難以克服的缺點，如瞬時PID控制難以實現(xiàn)數(shù)字化；重復(fù)控制的動態(tài)響應(yīng)慢。美國著名控制理論專家卡爾曼于60年代初提出了數(shù)字控制的無差拍控制思想。隨著電力電子技術(shù)的發(fā)展，80年代中期，無差拍控制被應(yīng)用于逆變器
  • 關(guān)鍵字： DSP  單片機  工業(yè)控制  逆變器  嵌入式系統(tǒng)  無差拍  工業(yè)控制  

一種基于DSP的中文語音合成系統(tǒng)設(shè)計

  • 引言 隨著語音信號處理技術(shù)的不斷發(fā)展與成熟，語音合成正逐步成為信息技術(shù)中人機接口的關(guān)鍵技術(shù)。DSP芯片，即數(shù)字信號處理器，是專門為快速實現(xiàn)各種信號處理算法而設(shè)計的、具有特殊結(jié)構(gòu)的微處理器，其處理速度比最快的CPU還快10~50倍。本文介紹的就是一種基于DSP的中文語音合成系統(tǒng)的實現(xiàn)方法。 1 系統(tǒng)總體方案 語音合成的最大特點就是要從有限的存儲單元中合成出無限字匯的連續(xù)語句來[1]。為了做到這一點，本系統(tǒng)設(shè)計了由（1）前端預(yù)處理模塊將輸入文本文件轉(zhuǎn)換成系統(tǒng)可以處理的標(biāo)準(zhǔn)格式；（2）韻律規(guī)則庫給出當(dāng)前
  • 關(guān)鍵字： DSP  單片機  合成系統(tǒng)  嵌入式系統(tǒng)  消費電子  中文語音  消費電子  

一種眼科B型超聲診斷議

  • 摘要：介紹一種以Winbond公司的W78E58單片機為控制核心，并采用FPGA和大容量FIFO等器件構(gòu)成的眼科B型超聲診斷儀。闡述了眼科超聲診斷儀的基本原理，使用FIFO作為數(shù)據(jù)共享RAM實現(xiàn)采樣和顯示相對獨立的模塊化設(shè)計方案以及FPGA在該設(shè)計中的具體應(yīng)用。 20世紀(jì)50年代初超聲探測開始應(yīng)用于醫(yī)學(xué)領(lǐng)域至今，超聲診斷技術(shù)已有了長足的進展。超聲診斷儀更是形式多樣，型號繁多。 超聲診斷儀通常按三種方法分類，它們是：①按圖像信息的獲取方法分類，由此可分為反射法超 聲診斷儀、多普勒法超聲診斷儀和透射法超
  • 關(guān)鍵字： FPGA  醫(yī)療電子專題  

802.11B的無線網(wǎng)卡在DSP系統(tǒng)中的實現(xiàn)

共9909條 624/661 |‹ « 622 623 624 625 626 627 628 629 630 631 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473