dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

Altera公開(kāi)業(yè)界第一款集成了HBM2 DRAM和FPGA的異構(gòu)SiP器件

　　Altera公司今天公開(kāi)業(yè)界第一款異構(gòu)系統(tǒng)級(jí)封裝(SiP，System-in-Package)器件，集成了來(lái)自SK Hynix的堆疊寬帶存儲(chǔ)器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類(lèi)器件，其特殊的體系結(jié)構(gòu)設(shè)計(jì)滿足了高性能系統(tǒng)對(duì)存儲(chǔ)器帶寬最嚴(yán)格的要求。　　數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計(jì)算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升，需要的帶寬非常高。相對(duì)于目前的分立DRAM解決方案，Stratix 10 DRAM SiP的存儲(chǔ)器帶寬提
關(guān)鍵字： Altera FPGA

小梅哥和你一起深入學(xué)習(xí)FPGA之串口調(diào)試（一）（下）

　　以上為小梅哥為了對(duì)特權(quán)同學(xué)的串口收發(fā)模塊進(jìn)行測(cè)試所展開(kāi)的部分工作，到這里，仿真測(cè)試所需要的準(zhǔn)備工作我們就做好了，接下來(lái)將實(shí)際進(jìn)行仿真，通過(guò)仿真來(lái)分析該模塊的性能。　　這里極力推薦大家使用modelsim進(jìn)行仿真，因?yàn)閝uartusII自帶的仿真工具靈活性和功能都趕modelsim相差甚遠(yuǎn)。Modelsim作為一款強(qiáng)大的仿真軟件，在業(yè)界被廣泛使用。同時(shí)，modelsim針對(duì)不同的EDA廠家，也推出了OEM版本，modelsim-altera就是為Altera公司開(kāi)發(fā)的OEM版本，此版本針對(duì)Altera公
關(guān)鍵字： FPGA 串口調(diào)試

小梅哥和你一起深入學(xué)習(xí)FPGA之串口調(diào)試（一）(上)

　　大家好，這幾天在各個(gè)論壇上，經(jīng)常就有人在向我咨詢基于FPGA的串口通信代碼，大部分都是在網(wǎng)上下載一個(gè)現(xiàn)成的代碼，但是在使用中就遇到了各種問(wèn)題，于是就發(fā)到了論壇上來(lái)求助。在閱讀了他們的代碼之后，我發(fā)現(xiàn)幾乎出自同一個(gè)版本(目前確定為特權(quán)同學(xué)的基于EPM240入門(mén)實(shí)驗(yàn)的代碼)。他們?cè)谡{(diào)試這個(gè)代碼的時(shí)候，經(jīng)常存在這樣幾個(gè)問(wèn)題：1、部分人對(duì)該串口通訊模塊完全不理解，對(duì)每句話，甚至每個(gè)模塊的功能都不理解;2、部分人采用最原始的畫(huà)波形的方式來(lái)對(duì)該模塊進(jìn)行仿真，結(jié)果無(wú)法得到仿真結(jié)果;3、部分人不會(huì)使用modelsim
關(guān)鍵字： FPGA 串口調(diào)試

ASDF：精細(xì)粒度異構(gòu)助力創(chuàng)新， Altera將進(jìn)入大FPGA時(shí)代

　　“數(shù)十個(gè)合作伙伴，數(shù)百家客戶，數(shù)千計(jì)的工程師，這三股強(qiáng)大的力量構(gòu)成了Altera SoC大的生態(tài)系統(tǒng)，也是Altera在SoC領(lǐng)域投入5年所獲得的成就。”Altera公司嵌入式處理營(yíng)銷(xiāo)資深總監(jiān)Chris Balough在一年一度的Altera SoC開(kāi)發(fā)者大會(huì)上自豪地表示。　　
關(guān)鍵字： Altera FPGA

歐洲半導(dǎo)體第三季度銷(xiāo)量逆勢(shì)增長(zhǎng)17.9％

　　半導(dǎo)體銷(xiāo)售額通過(guò)產(chǎn)業(yè)分銷(xiāo)渠道在2015年第三季度達(dá)到了18.6億歐元，比2014年同季上升17.9%。據(jù)總部位于倫敦的歐洲半導(dǎo)體制造與分銷(xiāo)聯(lián)盟(DMASS)近日表示，這個(gè)銷(xiāo)售業(yè)績(jī)水平“令人驚訝”，因?yàn)橄募镜匿N(xiāo)量通常會(huì)有所下降。歐元對(duì)美元匯率起到了推動(dòng)作用，DMASS聲稱該增長(zhǎng)的絕大部分是有機(jī)增長(zhǎng)，以兩位數(shù)遞增。　　DMASS的董事長(zhǎng)GeorgSteinberger指出：“今年肯定能突破70億，創(chuàng)造紀(jì)錄。盡管匯率的影響將很快消失，歐洲半導(dǎo)體的分銷(xiāo)商將繼續(xù)增長(zhǎng)，盡管
關(guān)鍵字：半導(dǎo)體 DSP

Altera榮獲Frost & Sullivan全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎(jiǎng)

　　Altera公司榮獲分析公司Frost & Sullivan的全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎(jiǎng)，表彰Altera在技術(shù)特性和未來(lái)業(yè)務(wù)價(jià)值方面更勝一籌。該獎(jiǎng)項(xiàng)彰顯Altera在其Arria® 10 FPGA中實(shí)現(xiàn)IEEE 754單精度硬核浮點(diǎn)DSP (數(shù)字信號(hào)處理)模塊——處理速率高達(dá)1.5 TFLOPS (每秒萬(wàn)億次浮點(diǎn)運(yùn)算)，進(jìn)一步提高了數(shù)字系統(tǒng)設(shè)計(jì)的能效和生產(chǎn)效率。Altera的可編程器件幫助客戶針對(duì)大數(shù)據(jù)和搜索應(yīng)用、數(shù)據(jù)中心加速、軍事通信和高性能計(jì)算等需要高精度
關(guān)鍵字： Altera FPGA

使用面向FPGA的OpenCL設(shè)計(jì)兩百萬(wàn)點(diǎn)頻域?yàn)V波器

快速傅里葉變換(FFT)是信號(hào)處理應(yīng)用的基礎(chǔ)。FPGA供應(yīng)商一直以來(lái)提供了運(yùn)行良好的FFT庫(kù)，處理適配到FPGA片內(nèi)存儲(chǔ)器中的大量數(shù)據(jù)。但是，如果數(shù)據(jù)規(guī)模太大，應(yīng)該如何應(yīng)對(duì)? 為解決這一問(wèn)題，F(xiàn)PGA設(shè)計(jì)人員現(xiàn)在必須要做出設(shè)計(jì)決定，這些決定互相糾纏在一起，例如，片內(nèi)FFT內(nèi)核的配置選擇，其數(shù)量，它們?cè)鯓舆B接并訪問(wèn)外部存儲(chǔ)器，多個(gè)內(nèi)核之間的同步等。分析所有這類(lèi)設(shè)計(jì)決定就是要能夠很好的結(jié)合現(xiàn)有產(chǎn)品，在HDL中編程，這會(huì)非常耗時(shí)，而且?guī)?lái)了性能問(wèn)題。采用OpenCL等高級(jí)編程語(yǔ)言，能夠很快的完成系統(tǒng)設(shè)計(jì)分析。本
關(guān)鍵字： FPGA 頻域?yàn)V波器 OpenCL 201511

OpenPOWER+CAPI實(shí)現(xiàn)第二代分布計(jì)算

本文介紹了CAPI技術(shù)，并給出基于CAPI應(yīng)用的三個(gè)案例。
關(guān)鍵字： CAPI CPU FPGA 201511

睿致科技選擇CEVA圖像和視覺(jué)DSP內(nèi)核用于監(jiān)控和智能攝像機(jī)SoC

　　全球領(lǐng)先的蜂窩通信、多媒體和無(wú)線連接DSP IP平臺(tái)授權(quán)廠商CEVA公司宣布臺(tái)灣領(lǐng)先的多媒體系統(tǒng)級(jí)芯片(system-on-chip, SoC)解決方案供應(yīng)商睿致科技(Vatics Inc.)已經(jīng)獲得了CEVA圖像和視覺(jué) DSP 的授權(quán)許可，用于其針對(duì)安防監(jiān)控和智能網(wǎng)絡(luò)攝像機(jī)應(yīng)用的下一代SoC器件中。睿致科技將通過(guò)這款DSP內(nèi)核強(qiáng)大的計(jì)算機(jī)視覺(jué)和場(chǎng)景分析功能，大幅地提升圖像質(zhì)量并實(shí)現(xiàn)全新的智能監(jiān)控功能。　　睿致科技副總裁Sor Shen表示：“在終端設(shè)備中增添智能視覺(jué)處理功能，可實(shí)現(xiàn)強(qiáng)
關(guān)鍵字： CEVA DSP

在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B

　　簡(jiǎn)介　　JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器(ADC和DAC)和邏輯器件的高速串行接口，該標(biāo)準(zhǔn)的 B 修訂版支持高達(dá) 12.5 Gbps串行數(shù)據(jù)速率，并可確保 JESD204 鏈路具有可重復(fù)的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見(jiàn)。此外，F(xiàn)PGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計(jì)正逐步取代連接轉(zhuǎn)換器的傳統(tǒng)并行LVDS/CMOS接口，并用來(lái)實(shí)現(xiàn) JESD204B物理層。本文介紹如何快速在Xilinx?
關(guān)鍵字： Xilinx FPGA

Altera：通信領(lǐng)域，我們做得更好

　　EEPW：我想了解一下Patrick Dorsey先生對(duì)英特爾收購(gòu)了Altera的一些看法，其次就是Altera也是OpenPower的一個(gè)成員，因?yàn)榧尤肓薎ntel之后，Altera這邊會(huì)不會(huì)繼續(xù)跟OpenPower合作。　　Patrick Dorsey：就像您所說(shuō)的，我們也是OpenPower機(jī)構(gòu)的一個(gè)成員。關(guān)于我們的看法，我們FPGA會(huì)繼續(xù)支持不同的架構(gòu)，包括ARM架構(gòu)，Power架構(gòu)還有Intel自己的架構(gòu)。　　6月份我看我們的新聞發(fā)布宣布我們的OpenCL這個(gè)工具可以支持普通的架構(gòu)，
關(guān)鍵字： Altera FPGA

基于DSP的自適應(yīng)濾波器的設(shè)計(jì)方案

　　簡(jiǎn)介：　根據(jù)自適應(yīng)濾波的原理，主要論述和分析了易于實(shí)現(xiàn)的最小均方差算法，通過(guò)比較IIR結(jié)構(gòu)和FIR結(jié)構(gòu)濾波器的優(yōu)缺點(diǎn)，采用橫向FIR結(jié)構(gòu)的自適應(yīng)濾波器來(lái)實(shí)現(xiàn)。為了滿足自適應(yīng)濾波的實(shí)時(shí)性要求，采用TMS320F28234芯片的系統(tǒng)設(shè)計(jì)，并設(shè)計(jì)了其硬件最小系統(tǒng)和軟件系統(tǒng)，最后用TMS320F28234實(shí)現(xiàn)自適應(yīng)濾波器。仿真結(jié)果表明，本方案的自適應(yīng)濾波器濾波效果優(yōu)越，具有較強(qiáng)的實(shí)用性。　　0 引言　　濾波是信號(hào)處理領(lǐng)域的一種最基本而又極其重要的技術(shù)。利用濾波技術(shù)可以從復(fù)雜的信號(hào)中提取所需要的信號(hào)，同
關(guān)鍵字： DSP 自適應(yīng)濾波器

Xilinx跨界擴(kuò)張，五年預(yù)增5倍用戶

編者按：五年來(lái)，Xilinx正經(jīng)歷轉(zhuǎn)型: 從FPGA供應(yīng)商到可以支持系統(tǒng)和軟件工程師的全可編程技術(shù)(All Programmable technology )公司，致力于未來(lái)五年內(nèi)增長(zhǎng)5倍的潛在用戶，并為此推出了多處理器SoC和一系列軟件定義的設(shè)計(jì)環(huán)境。近日該公司的戰(zhàn)略規(guī)劃師Steve Glaser來(lái)華，向我們解釋了其構(gòu)想。
關(guān)鍵字： xilinx FPGA 全可編程 201510

基于DSP的吉他音效器的設(shè)計(jì)與實(shí)現(xiàn)

為使吉他在非聲學(xué)標(biāo)準(zhǔn)建筑內(nèi)達(dá)到較為完美的音質(zhì)和效果而設(shè)計(jì)一套基于數(shù)字信號(hào)處理器(Digital Signal Processer, DSP)的音效器。使用拾音器獲取吉他模擬音頻信號(hào)，經(jīng)轉(zhuǎn)換芯片成為數(shù)字信號(hào)后分幀輸入到DSP芯片的多通道緩沖同步串口，使用芯片完成最后音頻信號(hào)的數(shù)模轉(zhuǎn)換并輸出到音響。軟件方面主要使用內(nèi)存中定義的環(huán)形緩沖區(qū)從而以DSP的零消耗循環(huán)控制實(shí)現(xiàn)高效的延時(shí)，并使用嵌套的全通濾波器實(shí)現(xiàn)較好的混響功能。使用音頻硬件測(cè)試軟件RMAA(Right Mark Audio Analyzer)的測(cè)試結(jié)
關(guān)鍵字： DSP 吉他音效器 201510

Synopsys的全新HAPS-80基于FPGA的原型解決方案提供高達(dá)100MHz的系統(tǒng)性能

　　新思科技(Synopsys, Inc.)日前宣布：推出全新HAPS®-80基于FPGA的原型系統(tǒng)，該系統(tǒng)為Synopsys的端到端原型解決方案的一部分。HAPS-80系統(tǒng)提供了高達(dá)100MHz的多FPGA性能，以及全新的專(zhuān)用高速時(shí)分復(fù)用(HSTDM)技術(shù)。HAPS-80采用Xilinx最新的Virtex UltraScale VU440 FPGA器件，每顆FPGA可容納2600萬(wàn)個(gè)ASIC門(mén)，結(jié)合ProtoCompiler設(shè)計(jì)自動(dòng)化和調(diào)試軟件，可支持高達(dá)16億個(gè)ASIC門(mén)的設(shè)計(jì)。HAPS硬件與
關(guān)鍵字： Synopsys FPGA