首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp+fpga

讓DSP成為創(chuàng)新的不竭源泉

  • DSP推進數(shù)字化創(chuàng)新當二十一世紀的第一個年代已過去一半多一點的時候，也許這正是我們回顧數(shù)字信息產(chǎn)業(yè)演變的大好時機。曾經(jīng)有過多少對新世紀熱情的憧憬，正在逐漸變成對新趨勢理性的展望，而這一切都源于一個共同而永恒的動力，就是“數(shù)字化創(chuàng)新”。若追溯到上世紀中葉，可以看到晶體管的誕生所具有的劃時代意義，而其中起決定性作用的創(chuàng)新在于硅晶體管的推出，德州儀器（TI）有幸憑此而進入電子領域，一舉樹立起電子創(chuàng)新先鋒的形象。五十年代末期，TI通過開啟集成電路之門的創(chuàng)舉而逐步展現(xiàn)出充沛的創(chuàng)新精神。在半導體硅片中的植入分立的門電
  • 關鍵字： DSP  創(chuàng)新  單片機  嵌入式系統(tǒng)  

用單片機實現(xiàn)SRAM工藝FPGA的加密應用

  • 在現(xiàn)代電子系統(tǒng)設計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進行克隆設計。因此，在關鍵、核心設備中，必須采用加密技術保護設計者的知識產(chǎn)權。 1　基于SRAM工藝FPGA的保密性問題 　　通常，采用SRAM工藝的FPGA芯片的的配置方法主要有三種：由計算機通過下載電纜配置、用專用配置芯片（如Altera公司的EPCX系列芯片）配置、采用存儲器
  • 關鍵字： FPGA  SRAM  單片機  加密  嵌入式系統(tǒng)  存儲器  

賽靈思VIRTEX-5 成為全球首個通過所有v1.1標準測試的FPGA

  • 通過PCI EXPRESS兼容性測試 -  賽靈思VIRTEX-5 成為全球首個通過所有v1.1標準測試的FPGA 經(jīng)驗證的解決方案使用戶可快速采用業(yè)界速度最快的、內(nèi)建低功耗PCI Express 端點模塊和串行收發(fā)器的65nm FPGA     靈思公司( Xilinx, Inc. (NASDAQ: XLNX))宣布其Virtex™-5&nbs
  • 關鍵字： FPGA  v1.1標準測試  單片機  嵌入式系統(tǒng)  賽靈思VIRTEX-5  

多核SoC的嵌入式軟件開發(fā)

  • 與幾年前相比，生產(chǎn)嵌入式應用產(chǎn)品的OEM感受到了越來越大的市場壓力，產(chǎn)品的新功能和新特性、業(yè)界新標準、市場供求、用戶對低功耗甚至零功耗的不斷追求，以及產(chǎn)品成本等越來越多的因素都會對典型嵌入式設計產(chǎn)生影響，這使得目前市場上的各種應用產(chǎn)品，從純粹的消費電子（如蜂窩電話、MP3播放器、數(shù)碼相機）到基礎設備（基站、電話系統(tǒng)、WAN交換機等），都產(chǎn)生了變化，這些變化促使研發(fā)人員開發(fā)更加完善和復雜的軟件，并在高端產(chǎn)品上使用大量的FPGA。這些變化同時也將設計者推向了ASIC/SOC與非傳統(tǒng)硬件模型——多核設計。
  • 關鍵字： DSP  SoC  單片機  嵌入式系統(tǒng)  SoC  ASIC  

賽靈思最新版ISE大幅縮短FPGA設計周期

  • 賽靈思公司（Xilinx, Inc.）推出業(yè)界應用最廣泛的集成軟件環(huán)境（ISE）設計套件的最新版本ISE 9.1i。新版本專門為滿足業(yè)界當前面臨的主要設計挑戰(zhàn)而優(yōu)化，這些挑戰(zhàn)包括時序收斂、設計人員生產(chǎn)力和設計功耗。除了運行速度提高2.5倍以外，ISE 9.1i還新采用了SmartCompile 技術，因而可在確保設計中未變更部分實施結果的同時，將硬件實現(xiàn)的速度再提高多達6倍。同時，ISE 9.1i 還優(yōu)化了其最新65nm Virtex-
  • 關鍵字： FPGA  ISE  單片機  嵌入式系統(tǒng)  賽靈思  

以太網(wǎng)到多路E1適配電路設計及FPGA實現(xiàn)

  • 伴隨著Internet的迅速發(fā)展，IP已經(jīng)成為綜合業(yè)務通信的首選協(xié)議，其承載的信息量也在成倍增長，如何利用現(xiàn)有的電信資源組建寬帶IP網(wǎng)絡是近年來研究的熱點。目前，比較成熟的技術主要有IP over SDH(POS)和IP over ATM（POA）。POS將IP包直接裝入SDH的虛容器中，通道開銷少、實現(xiàn)簡單，具有自動保護切換功能；POA的復接過程比較復雜，可以通過高系統(tǒng)開銷提供較好的服務質(zhì)量保證（QOS）。從目前的市場看，各大通信設備商都推出了基于POS/POA的產(chǎn)品，但總體成本較高，主要面向的是一些高
  • 關鍵字： E1  FPGA  單片機  嵌入式系統(tǒng)  適配電路  通訊  網(wǎng)絡  無線  

FPGA:來日方長顯身手--專訪Altera總裁兼CEO John Daane

  • Altera是一個團結緊密的團體，每一個成員都有共同的堅定的信念和為此信念奮斗不息的激情。我從John Daane身上也看到這一點。Daane是一位年輕的CEO，在加入Altera之前，他在LSI Logic公司工作了15年，負責ASIC技術的研發(fā)。這又是他們的一個共同特點，這些投身FPGA事業(yè)的人物，幾乎都曾是ASIC行業(yè)的專家?？磥硭麄兊拇_是一群志同道合的人，在若干年前看到FPGA行業(yè)發(fā)展的大好前景，所以聚到一起來了。     如果現(xiàn)在讓我歷
  • 關鍵字： FPGA  

DVB-C解交織器的FPGA實現(xiàn)

  • 卷積交織和解交織原理簡介 在DVB-C系統(tǒng)當中，實際信道中的突發(fā)錯誤往往是由脈沖干擾、多徑衰落引起的，在統(tǒng)計上是相關的，所以一旦出現(xiàn)不能糾正的錯誤時，這種錯誤將連續(xù)存在。因此在DVB-C系統(tǒng)里，采用了卷積交織來解決這種問題。它以一定規(guī)律擾亂源符號數(shù)據(jù)的時間順序，使其相關性減弱，然后將其送入信道，解交織器按相反規(guī)律恢復出源符號數(shù)據(jù)。 DVB-C的卷積交織和解交織原理為：交織由I=12(I為交織深度)個分支構成。每個分支的延時逐漸遞增，遞增的單元數(shù)M=n/I=204/12=17(M為交織基數(shù))。這里的
  • 關鍵字： DVB-C  FPGA  單片機  嵌入式系統(tǒng)  

Advanced Digital Signal Processing & Noise Reduction

  •                 Click Here to Download    
  • 關鍵字： DSP  Noise  嵌入式  

賽靈思VIRTEX-5 成為全球首個通過所有v1.1標準測試的FPGA

  • 通過PCI EXPRESS兼容性測試 -  賽靈思VIRTEX-5 成為全球首個通過所有v1.1標準測試的FPGA 經(jīng)驗證的解決方案使用戶可快速采用業(yè)界速度最快的、內(nèi)建低功耗PCI Express 端點模塊和串行收發(fā)器的65nm FPGA     賽靈思公司宣布其Virtex™-5 LXT FPGA通過了最新的PCI Express端點 v1.1
  • 關鍵字： FPGA  v1.1標準  VIRTEX-5  測試  單片機  嵌入式系統(tǒng)  賽靈思  測試測量  

基于FPGA的圖像預處理系統(tǒng)

  • 本文介紹的是利用FPGA并行處理和計算能力，以Altera FPGA Stratix EP1S40為系統(tǒng)控制的核心實現(xiàn)的SOPC。
  • 關鍵字： FPGA  圖像預處理  系統(tǒng)    

數(shù)字信號處理(DSP)應用系統(tǒng)中的低功耗設計

  • 一、合理選擇DSP器件　　應根據(jù)系統(tǒng)要求來選擇合適的DSP器件。在典型的DSP應用系統(tǒng)中，通常其核心是由一片或多片DSP構成數(shù)據(jù)處理模塊，由于系統(tǒng)運算量大且速度要求高，因此DSP內(nèi)部的部件開關狀態(tài)轉(zhuǎn)換十分頻繁，這使得DSP器件的功耗在應用系統(tǒng)的功耗中占有相當?shù)谋壤?，所以設計人員在進行電路低功耗設計時要熟悉DSP及其相關產(chǎn)品的情況。DSP器件的功耗與該系統(tǒng)的電源電壓有關，同一系列的產(chǎn)品，其供電電壓也可能不同，如TMS320C2XX系列中供電電壓就有5V和3.3V兩種，在系統(tǒng)功耗是系統(tǒng)設計首要目標的情況下，應
  • 關鍵字： DSP  

基于DSP和CPLD的低功耗多路數(shù)據(jù)處理系統(tǒng)設計

  • 引言 隨著電子技術的應用和發(fā)展，數(shù)字信號處理內(nèi)容日益復雜，同時，很多情況下要求整個系統(tǒng)具有低功耗的特點。為滿足這種要求，DSP芯片設計技術也在向低功耗、高性能的方向發(fā)展。從處理速度來看，TMS320VC5502的運算能力已經(jīng)達到了600MMACS，即每秒鐘可以完成6億次乘加運算。從功耗來看，TMS320VC5502內(nèi)核電壓只有1.26V，整個芯片的功耗也大大降低了。本文介紹了基于TMS320VC5502和CPLD XC95144的低功耗多路數(shù)據(jù)處理系統(tǒng)。 模擬信號的輸入經(jīng)過50Hz陷波電路(濾除工頻
  • 關鍵字： ADS7805  CPLD  DSP  單片機  嵌入式系統(tǒng)  數(shù)據(jù)處理  

基于DSP的數(shù)字掃描探針顯微鏡的硬件解決方案研究

  • 數(shù)字掃描探針顯微鏡（scanning probe microscope，SPM）是研究納米的重要工具，它利用探針和樣品的不同互相作用來探測表面或界面在納米尺度上表現(xiàn)出的物理性質(zhì)和化學性質(zhì)，它的問世對表面科學、物理學、微電子學、電子材料學、先進材料和納米材料等研究領域技術重要的意義，與此同時，數(shù)字信號處理技術已經(jīng)發(fā)展得相當成熟，DSP技術也已經(jīng)廣泛地應用于通信、測量、多媒體、消費電子產(chǎn)品等領域，由于把DSP和SPM結合在一起是SPM儀器發(fā)展的必然方向，它能使SPM性能更趨于完善，為此，本文介紹如何用TMS3
  • 關鍵字： DSP  單片機  嵌入式系統(tǒng)  數(shù)字掃描  顯微鏡  

基于DSP的數(shù)字掃描探針顯微鏡的硬件解決方案

共9873條 623/659 |‹ « 621 622 623 624 625 626 627 628 629 630 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473