dsp+fpga 文章最新資訊

DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計(jì)

DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計(jì),本文設(shè)計(jì)了一種應(yīng)用于DSP內(nèi)嵌鎖相環(huán)的低功耗、高線性CM0S壓控環(huán)形振蕩器。電路采用四級(jí)延遲單元能方便的獲得正交輸出時(shí)鐘，每級(jí)采用RS觸發(fā)結(jié)構(gòu)來產(chǎn)生差分輸出信號(hào)，在有效降低靜態(tài)功耗的同時(shí)．具有較好的抗噪聲能力。在延遲單元的設(shè)計(jì)時(shí)。綜合考慮了電壓控制的頻率范圍以及調(diào)節(jié)線性度，選擇了合適的翻轉(zhuǎn)點(diǎn)。仿真結(jié)果表明．電路叮實(shí)現(xiàn)2MHz至90MHz的頻率調(diào)節(jié)范圍，在中心頻率附近具有很高的調(diào)節(jié)線性度，可完全滿足DSP芯片時(shí)鐘系統(tǒng)的要求。
關(guān)鍵字：振蕩器設(shè)計(jì) 環(huán)形 CMOS 內(nèi)嵌 PLL DSP

TMS320C6713B DSP的外部FLASH引導(dǎo)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： TMS320C6713B DSP Flash

FPGA和ARM的Profibus-DP主站通信平臺(tái)設(shè)計(jì)

摘要：提出一個(gè)使用FPGA和ARM微控制器實(shí)現(xiàn)Profibus-DP主站(1類)通信平臺(tái)的解決方案；解析了Profibus-DP通信協(xié)議，重點(diǎn)是令牌輪轉(zhuǎn)協(xié)議；給出了該主站通信平臺(tái)的系統(tǒng)構(gòu)建。該通信平臺(tái)可以獨(dú)立實(shí)現(xiàn)Profibus-DP主站(1類)
關(guān)鍵字： Profibus-DP FPGA ARM 通信

基于FPGA的偽隨機(jī)序列發(fā)生器設(shè)計(jì)

摘要：討論了應(yīng)用移位寄存器在Ahera的FPGA芯片中實(shí)現(xiàn)線性和非線性偽隨機(jī)序列的方法，該算法基于m序列本原多項(xiàng)式來獲得線性m序列和非線性m子序列移位寄存器的反饋邏輯式。文中給出了以Altera的QuartusⅡ?yàn)殚_發(fā)平臺(tái)，并
關(guān)鍵字： FPGA 偽隨機(jī)序列發(fā)生器

FPGA芯片在高速數(shù)據(jù)采集緩存系統(tǒng)中的應(yīng)用

摘要：給出了以FPGA為核心邏輯控制模塊的高性能數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法，并在QuartusII8．0集成環(huán)境中進(jìn)行軟件設(shè)計(jì)和系統(tǒng)仿真，最后給出了新型緩存系統(tǒng)中主要功能模塊的仿真圖形。
關(guān)鍵詞：FPGA；高速；數(shù)據(jù)采集；緩
關(guān)鍵字： FPGA 芯片高速數(shù)據(jù) 采集

基于DSP和Modbus總線的智能斷路器控制器設(shè)計(jì)

結(jié)合智能斷路器組網(wǎng)應(yīng)用的需求，闡述了Modbus總線智能斷路器的軟硬件設(shè)計(jì)和實(shí)現(xiàn)。智能控制器采用Modbus通信協(xié)議實(shí)現(xiàn)網(wǎng)絡(luò)互聯(lián)，與上位監(jiān)控計(jì)算機(jī)實(shí)現(xiàn)網(wǎng)絡(luò)控制。實(shí)驗(yàn)表明，系統(tǒng)可靠性高、實(shí)時(shí)性好，具有廣闊的應(yīng)用前景。
關(guān)鍵字：斷路器控制器設(shè)計(jì) 智能總線 DSP Modbus 基于通信協(xié)議

基于Simulink的數(shù)據(jù)鏈系統(tǒng)仿真及性能分析

未來戰(zhàn)場必是網(wǎng)絡(luò)中心戰(zhàn)格局下的系統(tǒng)一體化作戰(zhàn)，用于制導(dǎo)的武器數(shù)據(jù)鏈?zhǔn)瞧渲兄匾画h(huán)。通常武器數(shù)據(jù)鏈用...
關(guān)鍵字： Simulink 數(shù)據(jù)鏈系統(tǒng) 仿真 FPGA

基于FPGA+DSP的雷達(dá)回波發(fā)生器設(shè)計(jì)

雷達(dá)回波發(fā)生器利用現(xiàn)代仿真技術(shù)生成蘊(yùn)含雷達(dá)目標(biāo)和環(huán)境信息的模擬雷達(dá)信號(hào)，用來對雷達(dá)系統(tǒng)進(jìn)行性能測試和評(píng)估。根據(jù)通用性、靈活性要求，提出了一種基于DSP+FPGA的雷達(dá)回波發(fā)生器的設(shè)計(jì)方法；簡要介紹了設(shè)計(jì)思想，詳細(xì)闡述了系統(tǒng)的硬件組成和軟件設(shè)計(jì)，并給出了測試結(jié)果并總結(jié)了該雷達(dá)回波發(fā)生器的一些優(yōu)點(diǎn)。
關(guān)鍵字： FPGA DSP 雷達(dá)回波發(fā)生器

基于DSP的PDF417快速解碼終端的設(shè)計(jì)與實(shí)現(xiàn)

基于DSP的PDF417快速解碼終端的設(shè)計(jì)與實(shí)現(xiàn),設(shè)計(jì)并實(shí)現(xiàn)了一種基于DSP平臺(tái)的PDF417條碼快速解碼終端。該終端能對攝像頭采集的含有PDF417條碼的圖像進(jìn)行復(fù)雜背景下條碼區(qū)域提取、條碼畸變校正等條碼圖像預(yù)處理，實(shí)現(xiàn)了復(fù)雜背景和不均勻光照條件下條碼的全方位快速讀取。
關(guān)鍵字：終端設(shè)計(jì) 實(shí)現(xiàn) 解碼快速 DSP PDF417 基于

基于DSP的CAN總線系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

基于DSP的CAN總線系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),摘要：介紹了基于DSP的CAN控制器的設(shè)計(jì)及應(yīng)用方法，利用該方法可以在波特率高達(dá)lMb／s的條件下穩(wěn)定、可靠地傳輸數(shù)據(jù)，而且延遲時(shí)間很少。實(shí)驗(yàn)證明，利用TMS320F2812內(nèi)嵌的CAN模塊來構(gòu)成的硬件電路和軟件設(shè)計(jì)十分簡單
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 系統(tǒng) 總線 DSP CAN 基于

ISPl362在基于FPGA的紅外成像系統(tǒng)中的應(yīng)用

摘要：ISPl362是飛利浦推出的一款USB可編程控制芯片，其內(nèi)部集成了一個(gè)高級(jí)主控制器，一個(gè)外設(shè)控制器，主機(jī)和設(shè)備控制器兼容USB 2．O協(xié)議，支持12 Mb／s的全速傳輸和1．5 Mb／s的低速傳輸；芯片有三種工作模式，即主
關(guān)鍵字： ISPl FPGA 362 紅外成像系統(tǒng)

一種基于FPGA的可編程電壓源系統(tǒng)設(shè)計(jì)

0引言可編程電源指某些功能或參數(shù)可以通過計(jì)算機(jī)軟件編程進(jìn)行控制的電源?？删幊屉娫吹膶?shí)現(xiàn)方法...
關(guān)鍵字： FPGA 可編程電壓源設(shè)計(jì) Cyclone

Altera量產(chǎn)發(fā)售低成本低功耗Cyclone IV FPGA

　　Altera公司今天宣布，開始批量發(fā)售Cyclone® IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發(fā)器入門開發(fā)套件。Altera的Cyclone IV FPGA設(shè)計(jì)用于無線、固網(wǎng)、廣播、工業(yè)和消費(fèi)類市場等低成本、小型封裝應(yīng)用。與前一代Cyclone產(chǎn)品相比，這些器件前所未有的同時(shí)實(shí)現(xiàn)了低成本和高性能，功耗降低25%，滿足了大批量低成本串行協(xié)議解決方案的需求。　　Altera器件市場資深總監(jiān)Luanne Schirrmeister評(píng)論說：“我們比競爭產(chǎn)品
關(guān)鍵字： Altera FPGA Cyclone 開發(fā)套件

基于FPGA的TDI-CCD時(shí)序電路設(shè)計(jì)

摘要：介紹TDI-CCD的特點(diǎn)、工作原理，根據(jù)項(xiàng)目所使用的TDI-CCD的使用要求，設(shè)計(jì)一種基于Altera公司的現(xiàn)場可編程門陣列(FPGA)EP3C-25Q240的TDI-CCD驅(qū)動(dòng)時(shí)序電路，驅(qū)動(dòng)時(shí)序使用VHDL語言編寫，在QuartusⅡ平臺(tái)上進(jìn)行時(shí)序
關(guān)鍵字： TDI-CCD FPGA 時(shí)序電路設(shè)計(jì)

基于H．264視頻編解碼DSP實(shí)現(xiàn)與優(yōu)化

基于H．264視頻編解碼DSP實(shí)現(xiàn)與優(yōu)化,摘要：H．264是最新的視頻編碼國際標(biāo)準(zhǔn)，是圖像通信研究領(lǐng)域的熱點(diǎn)問題之一，利用高性能數(shù)字信號(hào)處理器來實(shí)現(xiàn)H．264：實(shí)時(shí)編解碼是一種快速有效的方法，有助于H．264視頻標(biāo)準(zhǔn)的迅速推廣和應(yīng)用。TI公司生產(chǎn)的DM64X系列
關(guān)鍵字：實(shí)現(xiàn) 優(yōu)化 DSP 解碼視頻基于