dsp+fpga 文章進(jìn)入dsp+fpga技術(shù)社區(qū)

Altera推出Serial RapidIO IP內(nèi)核

Altera公司 (NASDAQ: ALTR)日前宣布，開(kāi)始提供新的Serial RapidIO? Gen2 MegaCore?功能知識(shí)產(chǎn)權(quán)(IP)，滿足全球通信基礎(chǔ)設(shè)施系統(tǒng)日益增長(zhǎng)的帶寬需求。該IP新解決方案成功實(shí)現(xiàn)了所有硬件與最新Integrated Device Technology (IDT) RapidIO芯片的互操作性，并支持28 nm Altera Stratix? V FPGA，每通路工作速率高達(dá)6.25 Gbaud。
關(guān)鍵字： Altera IDT 嵌入式 FPGA

基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),近些年，針對(duì)智能管理的研究越來(lái)越廣泛，采用的技術(shù)也越來(lái)越多，如基于單片機(jī)開(kāi)發(fā)的智能監(jiān)控平臺(tái)[1]、在Linux內(nèi)核下的智能儀器開(kāi)發(fā)[2]、對(duì)智能管理的某一個(gè)方面進(jìn)行研究[3]等。隨著嵌入式核心芯片的高速發(fā)展，傳統(tǒng)嵌
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 管理系統(tǒng) 智能 FPGA 嵌入式基于

音頻延時(shí)器可用于廣播電臺(tái)直播節(jié)目，它將音頻信號(hào)延時(shí)一段時(shí)間后播出，以避免主持人的口誤或聽(tīng)眾熱線中聽(tīng)眾的一 ...
關(guān)鍵字：基于高精度 Σ-ΔADC DSP 數(shù)字音頻延時(shí)器

幾年前設(shè)計(jì)專(zhuān)用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計(jì)工程師的事, 隨著硅的集成度不斷提高,百萬(wàn)門(mén)的ASIC 已不難實(shí)現(xiàn), 系統(tǒng)制造公司的設(shè)計(jì)人員正越來(lái)越多地采用ASIC 技術(shù)集成系統(tǒng)級(jí)功能(System L evel In tegrete - SL
關(guān)鍵字： FPGA IP核設(shè)計(jì)方法

概述·DTMF信號(hào)發(fā)生器將按鍵或數(shù)字信號(hào)轉(zhuǎn)化成雙音信號(hào)?！TMF信號(hào)檢測(cè)器雙音信號(hào)中的信息?！は聢D是一...
關(guān)鍵字： DSP DTMF 信號(hào)發(fā)生器

高清晰度數(shù)字電視HDTV技術(shù)是當(dāng)今世界上最先進(jìn)的圖像壓縮編碼技術(shù)和數(shù)字通信技術(shù)的結(jié)合。它代表一個(gè)國(guó)家的科...
關(guān)鍵字： HDTV FPGA 譯碼器

　　Altera公司30日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理(DSP)設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司(BDTI)驗(yàn)證了能夠在Altera Stratix? V和Arria? V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計(jì)流程，同時(shí)驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。　　Altera的浮點(diǎn)DSP設(shè)計(jì)流程經(jīng)過(guò)規(guī)劃，能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計(jì)更改，其工作環(huán)境包括來(lái)自MathWorks
關(guān)鍵字： Altera FPGA DSP

基于FPGA的短幀Turbo譯碼器的實(shí)現(xiàn),Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時(shí)大等問(wèn)題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計(jì)一個(gè)簡(jiǎn)單有效的譯碼器是目前Turbo碼實(shí)用化研究的重點(diǎn)。本文主要介紹了短幀Tur
關(guān)鍵字：實(shí)現(xiàn) Turbo FPGA 基于

基于CPLD的DSP人機(jī)接口模塊的設(shè)計(jì),CPLD(Complex programmable Logic Device，復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展而來(lái)的，具有多種工作方式和高集成、高速、高可靠性等明顯的特點(diǎn)。在超高速領(lǐng)域和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用，日前的C
關(guān)鍵字：模塊設(shè)計(jì) 接口人機(jī) CPLD DSP 基于

基于CAN總線的DSP芯片程序的受控加載實(shí)現(xiàn),該技術(shù)使對(duì)DSP芯片程序的加載可以脫離仿真器而直接受控于列車(chē)的主控機(jī)#65377;該技術(shù)可靠性高#65380;使用靈活方便,具有很強(qiáng)的實(shí)用性#65377;磁懸浮列車(chē)上有很多基于DSP芯片的模塊和系統(tǒng)#65377;目前, DSP芯片程序的
關(guān)鍵字：受控加載實(shí)現(xiàn) 程序芯片 CAN 總線 DSP 基于

1 引言隨著信息技術(shù)革命的深入和計(jì)算機(jī)技術(shù)的飛速發(fā)展，低速、低可靠性的單片機(jī)以及小規(guī)模的集成電路已經(jīng)越來(lái)越不能滿足需要，正逐漸被DSP與可編程邏輯器件(如FPGA、CPLD)所取代。一方面，數(shù)字信號(hào)處理技術(shù)逐漸地發(fā)展
關(guān)鍵字： FPGA DSP 雷達(dá)模擬系統(tǒng)

當(dāng)今生活的時(shí)代，多媒體通信的出現(xiàn)和流行是大勢(shì)所趨。隨著數(shù)字電視(DTV)、IP視頻傳輸、數(shù)字相機(jī)、無(wú)線視頻、醫(yī)療圖像和視頻監(jiān)控等應(yīng)用的興起，目前提供音頻和數(shù)據(jù)服務(wù)的許多系統(tǒng)都會(huì)隨實(shí)時(shí)視頻技術(shù)的應(yīng)用而有不同程度
關(guān)鍵字： FPGA 器件多媒體視頻

FPGA器件不僅提供可與許多ASIC器件媲美的運(yùn)行速度和門(mén)電路容量，而且促進(jìn)了EDA工具在該市場(chǎng)中的發(fā)展。要點(diǎn)FPGA 提供單片系統(tǒng)設(shè)計(jì)需要的功能。多數(shù) FPGA 廠商提供自己的開(kāi)發(fā)支持軟件。靈活地以多個(gè)廠商的器件為目標(biāo)的
關(guān)鍵字： FPGA EDA

引言利用圖像傳感器感知前方道路交通環(huán)境與障礙物位置，實(shí)現(xiàn)安全車(chē)距測(cè)量，對(duì)處于碰撞危險(xiǎn)的汽車(chē)及時(shí)報(bào)警有利于減少交通事故，提高道路交通安全。由于理論計(jì)算的安全車(chē)距首先要以保障安全為前提，經(jīng)常與駕駛員在行駛
關(guān)鍵字： ARM9 DSP 汽車(chē) 碰撞預(yù)警

飛思卡爾在其QorIQ Qonverge產(chǎn)品線上增加了宏蜂窩片上系統(tǒng)解決方案，推出了業(yè)界首個(gè)基于通用架構(gòu)的片上基站組合。飛思卡爾新的 QorIQ Qonverge B4420 基帶處理器可提供較高的吞吐量，允許最多 250 位用戶同時(shí)進(jìn)行多模操作，且支持LTE、LTE高級(jí)和WCDMA(HSPA+)標(biāo)準(zhǔn)。
關(guān)鍵字：飛思卡爾 B4420 宏蜂窩 DSP 201210