首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp+fpga

決定90%軍用電子設(shè)備命運(yùn)的芯片 中國何時才能完全自主？

  • FPGA雖然“曝光率”遠(yuǎn)遠(yuǎn)不如CPU和GPU，但其重要性卻不遑多讓——無論是在軍事領(lǐng)域，還是民用領(lǐng)域都頗具意義，國產(chǎn)FPGA在中國市場的占有率僅為2%，即便是很多軍用的高端FPGA，也基本依賴于進(jìn)口，這究竟是怎么回事呢?
  • 關(guān)鍵字： 芯片  FPGA  

三大電機(jī)控制方案之FPGA篇：Actel Fusion

  • 　　當(dāng)前電機(jī)控制的發(fā)展越來越趨于多樣化、復(fù)雜化，現(xiàn)場也提出越來越苛刻的性能要求。因此客戶有可能考慮自己開發(fā)專用的控制芯片，F(xiàn)PGA的可編程性正是可以滿足這種需求。上期講解了三大電機(jī)控制方案之MCU篇，這期來看看FPGA。 　　對于電機(jī)控制提出的不同要求，F(xiàn)PGA芯片固有的可編程性和并行處理的特點十分適合于中高端的電機(jī)控制應(yīng)用。由于它以純硬件的方式進(jìn)行并行處理，而且不占用CPU的資源，所以可以使系統(tǒng)達(dá)到很高的性能。 　　在電機(jī)控制的市場上，眾多專注于FPGA技術(shù)的廠商接連推出了各具特色的解決方案，本系列
  • 關(guān)鍵字： FPGA  Actel   

集技術(shù)優(yōu)勢之大成 Lattice啟動影像設(shè)計新想像

  • 　　自從Lattice(萊迪思半導(dǎo)體)并購了Silicon Blue后，在當(dāng)時就為FPGA產(chǎn)業(yè)投下一顆震撼彈，后來又在2015年，并購Silicon Image來強(qiáng)化影像處理方面的產(chǎn)品陣容。在歷經(jīng)了約莫一年左右的時間，Lattice趁勝追擊推出了全新產(chǎn)品線：CrossLink，它被Lattice定義成可編程的ASSP，簡稱為pASSP。 　　Lattice亞太區(qū)資深事業(yè)發(fā)展經(jīng)理陳英仁表示，之所以會推出這樣的產(chǎn)品，原因主要有兩個，一是影音訊號輸入與輸入不相容的問題，其次則是輸入與輸出的通道無法匹配。舉例來
  • 關(guān)鍵字： Lattice  FPGA  

談DSP、FPU加入后MCU市場戰(zhàn)局的變化

  • 自從MCU導(dǎo)入了DSP與FPU功能后，MCU可以拓展的應(yīng)用范圍便大幅增加，這幾年來，諸多MCU大廠都紛紛導(dǎo)入，使得MCU市場戰(zhàn)局變得更加詭譎多變 ，各家大廠就MCU的產(chǎn)品策略也不盡相同。
  • 關(guān)鍵字： DSP  MCU  

三大電機(jī)控制方案之DSP篇：TMS320F28335

  • 　　近幾年來，基于DSP的電機(jī)專用集成電路由于在計算速度、容量存儲等方面比單片機(jī)具有更優(yōu)的性能，已逐漸代替單片機(jī)運(yùn)用于電機(jī)控制系統(tǒng)中。目前的大部分電機(jī)都把電流環(huán)控制作為DSP的一個協(xié)處理來考慮，而速度或位置環(huán)控制則由 DSP芯片來實現(xiàn)。一般情況下，由于位置控制比較靈活，且差異性比較大，很難做到通用性，所以位置環(huán)一般由DSP來直接完成;但速度和電流環(huán)相對具有通用性，且互相關(guān)聯(lián)緊密，以致高性能的速度控制都離不開電流控制，因此完全可以把它們集成到一個芯片中處理，這樣既可以實現(xiàn)速度伺服控制，又可以單獨(dú)進(jìn)
  • 關(guān)鍵字： DSP  TMS320F28335  

萊迪思半導(dǎo)體針對工業(yè)市場提供增強(qiáng)的視頻橋接解決方案

  • 　　萊迪思半導(dǎo)體公司，客制化智能互連解決方案市場的領(lǐng)先供應(yīng)商，今日宣布針對工業(yè)市場推出19款HDMI?產(chǎn)品。HDMI發(fā)送器、接收器、端口處理器和視頻處理器套件保證了無縫的“即插即用”連接，超越了傳統(tǒng)消費(fèi)電子和移動應(yīng)用?！　∫曨l應(yīng)用在整個工業(yè)產(chǎn)品市場普遍存在，在今天的智能自動化系統(tǒng)中扮演著重要的角色。萊迪思提供了一系列可編程器件，滿足工業(yè)環(huán)境和長時間工作的要求，同時保持連續(xù)工作和無與倫比的可靠性。隨著HDMI產(chǎn)品的加入，萊迪思可以幫助制造商解決關(guān)鍵橋接問題或?qū)崿F(xiàn)視頻處理功能，增強(qiáng)了人機(jī)界面、安全監(jiān)控以及數(shù)字
  • 關(guān)鍵字： 萊迪思  FPGA  

解析三種嵌入式系統(tǒng)控制電路設(shè)計

  • 　　嵌入式系統(tǒng)是一種“完全嵌入受控器件內(nèi)部，為特定應(yīng)用而設(shè)計的專用計算機(jī)系統(tǒng)”，為控制、監(jiān)視或輔助設(shè)備、機(jī)器或用于工廠運(yùn)作的設(shè)備，核心是由一個或幾個預(yù)先編程好以用來執(zhí)行少數(shù)幾項任務(wù)的微處理器或者單片機(jī)組成。本文將介紹三種基于嵌入式技術(shù)應(yīng)用電路設(shè)計，分別是電機(jī)驅(qū)動控制器、SOHO路由器電路與嵌入式語音識別電路?！　‰姍C(jī)驅(qū)動控制器　　采用DSP芯片和外圍電路構(gòu)成速度捕獲電路，電機(jī)驅(qū)動控制器采用微控制芯片和外圍電路構(gòu)成了電流采樣、過流保護(hù)、壓力調(diào)節(jié)等電路，利用CPLD實現(xiàn)無刷直流電機(jī)的轉(zhuǎn)子位置信號的邏輯換相。賽
  • 關(guān)鍵字： 嵌入式系統(tǒng)  DSP  

Altera發(fā)布Quartus Prime Pro設(shè)計軟件，加速大容量FPGA設(shè)計

  • 　　Altera，現(xiàn)在已屬英特爾公司，今天發(fā)布新的產(chǎn)品版Quartus? Prime Pro設(shè)計軟件，進(jìn)一步提高了FPGA設(shè)計性能和設(shè)計團(tuán)隊的效率。Quartus Prime Pro軟件設(shè)計用于支持英特爾下一代高度集成的大容量FPGA，這將推動云計算、數(shù)據(jù)中心、物聯(lián)網(wǎng)及其連網(wǎng)等領(lǐng)域的創(chuàng)新。內(nèi)置在最新版軟件中的功能前所未有的縮短了編譯時間，提供通用設(shè)計輸入方法，簡化了知識產(chǎn)權(quán)(IP)的集成，從而加速了大規(guī)模FPGA設(shè)計流程?！　∮⑻貭柕腇PGA軟件和IP市場營銷總監(jiān)B
  • 關(guān)鍵字： Altera  FPGA  

【E課題】FPGA/CPLD數(shù)字電路原理介紹

  • 　　當(dāng)產(chǎn)生門控時鐘的組合邏輯超過一級時，證設(shè)計項目的可靠性變得很困難。即使樣機(jī)或仿真結(jié)果沒有顯示出靜態(tài)險象，但實際上仍然可能存在著危險。通常，我們不應(yīng)該用多級組合邏輯去鐘控PLD設(shè)計中的觸發(fā)器。　　圖1給出一個含有險象的多級時鐘的例子。時鐘是由SEL引腳控制的多路選擇器輸出的。多路選擇器的輸入是時鐘(CLK)和該時鐘的2分頻 (DIV2)。由圖1的定時波形圖看出，在兩個時鐘均為邏輯1的情況下，當(dāng)SEL線的狀態(tài)改變時，存在靜態(tài)險象。險象的程度取決于工作的條件。 多級邏輯的險象是可以去除的
  • 關(guān)鍵字： FPGA  CPLD  

市場勢態(tài)加速增長中 國內(nèi)FPGA產(chǎn)業(yè)如何實現(xiàn)騰飛？

  • FPGA是一個需要長期積累的過程，而FPGA是為特殊需要而生的，注定無法是大眾的，產(chǎn)業(yè)細(xì)分才是王道。
  • 關(guān)鍵字： FPGA  京微雅格  

老杳:從京微雅格“倒閉”看國家經(jīng)費(fèi)的走向

  • 業(yè)內(nèi)有些公司套取政府資金上癮了，公司就是公司，少拿自主創(chuàng)新說事，更不要打著民族的名義要錢。
  • 關(guān)鍵字： 京微雅格  FPGA  

【E課堂】verilog之可綜合與不可綜合

  • 　　可綜合的意思是說所編寫的代碼可以對應(yīng)成具體的電路，不可綜合就是所寫代碼沒有對應(yīng)的電路結(jié)構(gòu)，例如行為級語法就是一種不可綜合的代碼，通常用于寫仿真測試文件?！　〗⒖删C合模型時，需注意以下幾點：　　不使用initial　　不使用#10之類的延時語句　　不使用循環(huán)次數(shù)不確定的循環(huán)語句，如forever，while等　　不使用用戶自定義原語(UDP元件)　　盡量使用同步方式設(shè)計電路　　用always塊來描述組合邏輯時，應(yīng)列出所有輸入信號作為敏感信號列表，即always@(*)　　所有的內(nèi)部寄存器都應(yīng)該能夠被復(fù)
  • 關(guān)鍵字： verilog  FPGA  

Altera設(shè)計解決方案網(wǎng)絡(luò)連接客戶和專家，助力客戶基于FPGA的設(shè)計創(chuàng)新

  • 　　Altera，現(xiàn)在已屬英特爾公司，今天宣布啟動其設(shè)計解決方案網(wǎng)絡(luò)(DSN，Design Solutions Network)，這一全球輔助支持系統(tǒng)將穩(wěn)健的設(shè)計服務(wù)網(wǎng)絡(luò)、IP、電路板和商用現(xiàn)貨產(chǎn)品(COTS)公司合并到一個計劃中。DSN計劃將客戶與網(wǎng)絡(luò)成員連接起來，通過統(tǒng)一的搜索網(wǎng)站，為他們提供Altera CPLD、FPGA、SoC和Enpirion?電源器件相關(guān)的產(chǎn)品或者設(shè)計服務(wù)，幫助客戶加速產(chǎn)品創(chuàng)新，網(wǎng)站位于www.altera.com.cn/dsn?！　ntel可
  • 關(guān)鍵字： Altera  FPGA  

數(shù)字電路(fpga/asic)設(shè)計入門之靜態(tài)時序分析

  • 　　靜態(tài)時序分析簡稱STA(Static Timming Analysis)，它提供了一種針對大規(guī)模門級電路進(jìn)行時序驗證的有效方法。它指需要更具電路網(wǎng)表的拓?fù)?，就可以檢查電路設(shè)計中所有路徑的時序特性，測試電路的覆蓋率理論上可以達(dá)到100%，從而保證時序驗證的完備性;同時由于不需要測試向量，所以STA驗證所需時間遠(yuǎn)小于門級仿真時間。但是，靜態(tài)時序分析也有自己的弱點，它無法驗證電路功能的正確性，所以這一點必須由RTL級的功能仿真來保證，門級網(wǎng)表功能的正確性可以用門級仿真技術(shù)，也可以用后面講到的形式驗證技術(shù)。值
  • 關(guān)鍵字： fpga  asic  靜態(tài)時序  

3 種高速數(shù)字電路隔離技術(shù)

  • 　　了解數(shù)字電路的隔離技術(shù)，對以后設(shè)計有很好的幫助，下面大家一起來看看。 　　ADI的全集成式RS-485系統(tǒng)隔離解決方案 　　iCoupler技術(shù)一直引領(lǐng)全球隔離技術(shù)的發(fā)展，提供了隔離與創(chuàng)新特性，采用單封裝，是業(yè)界種類最齊全的隔離器產(chǎn)品，包括標(biāo)準(zhǔn)數(shù)字隔離器、采用 isoPower的數(shù)字隔離器、集成PWM控制器和變壓器驅(qū)動器的數(shù)字隔離器、USB 2.0兼容型隔離器、隔離式門驅(qū)動器、隔離式I²C數(shù)字隔離器、隔離式RS-485收 　　解析電磁兼容中的隔離技術(shù) 　　電力電子設(shè)備包括兩部分，即變
  • 關(guān)鍵字： ADI  FPGA  
共9873條 133/659 |‹ « 131 132 133 134 135 136 137 138 139 140 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473