ddr2-sdram 文章進(jìn)入ddr2-sdram技術(shù)社區(qū)

基于FPGA多路機(jī)載冗余圖像處理系統(tǒng)的設(shè)計(jì)方案

摘要：本文以FPGA作為核心處理器，提出了一種基于FPGA多路機(jī)載冗余圖像處理系統(tǒng)的設(shè)計(jì)方案，實(shí)現(xiàn)了對(duì)多路DVI視頻冗余信號(hào)的解碼、編碼、實(shí)時(shí)處理以及輸出顯示，并且信號(hào)通道增加冗余設(shè)計(jì)，因而加強(qiáng)了系統(tǒng)的穩(wěn)定性和可靠性。
關(guān)鍵字： FPGA DVI 視頻均衡器 SDRAM

高速PCB設(shè)計(jì)中的常見(jiàn)問(wèn)題及解決方法

　　隨著器件工作頻率越來(lái)越高，高速PCB設(shè)計(jì)所面臨的信號(hào)完整性等問(wèn)題成為傳統(tǒng)設(shè)計(jì)的一個(gè)瓶頸，工程師在設(shè)計(jì)出完整的解決方案上面臨越來(lái)越大的挑戰(zhàn)。盡管有關(guān)的高速仿真工具和互連工具可以幫助設(shè)計(jì)設(shè)計(jì)師解決部分難題，但高速PCB設(shè)計(jì)中也更需要經(jīng)驗(yàn)的不斷積累及業(yè)界間的深入交流。　　下面列舉的是其中一些廣受關(guān)注的問(wèn)題。　　布線拓樸對(duì)信號(hào)完整性的影響　　當(dāng)信號(hào)在高速PCB板上沿傳輸線傳輸時(shí)可能會(huì)產(chǎn)生信號(hào)完整性問(wèn)題。意法半導(dǎo)體的網(wǎng)友tongyang問(wèn)：對(duì)于一組總線(地址，數(shù)據(jù)，命令)驅(qū)動(dòng)多達(dá)4、5個(gè)設(shè)備(FLA
關(guān)鍵字： PCB設(shè)計(jì) SDRAM

FPGA最小系統(tǒng)電路分析：高速SDRAM存儲(chǔ)器接口電路設(shè)

高速SDRAM存儲(chǔ)器接口電路設(shè)計(jì)SDRAM可作為軟嵌入式系統(tǒng)的(NIOS II)的程序運(yùn)行空間，或者作為大量數(shù)據(jù)的緩沖區(qū)。SDRAM是通用的存儲(chǔ)設(shè)備，只要容量和數(shù)據(jù)位寬相同，不同公司生產(chǎn)的芯片都是兼容的。一般比較常用的SDRAM
關(guān)鍵字： SDRAM FPGA 最小系統(tǒng) 電路分析

SDRAM接口設(shè)計(jì)

1任務(wù)背景SDRAM具有大容量和高速的優(yōu)點(diǎn)，目前其存取速度可以達(dá)到100～133MHz，單片容量可以達(dá)到64Mbit或更高，因...
關(guān)鍵字： SDRAM 接口設(shè)計(jì)

基于AHB接口的高性能LCD控制器IP設(shè)計(jì)

本文將說(shuō)明高性能LCD控制器IP的模塊化設(shè)計(jì)概念(如圖一)。FTLCDC200通過(guò)SDRAM控制器跟SoC內(nèi)部總線通信，控制...
關(guān)鍵字：控制器 FIFO SDRAM

便攜式發(fā)動(dòng)機(jī)測(cè)試設(shè)備的研究

摘要：針對(duì)現(xiàn)有發(fā)動(dòng)機(jī)狀態(tài)檢測(cè)設(shè)備體積、重量大，集成度低，導(dǎo)致其靈活性較差的問(wèn)題，本文提出了一種便攜式發(fā)動(dòng)機(jī)測(cè)試設(shè)備的研制方案，給出了詳細(xì)的硬件和軟件設(shè)計(jì)。該便攜式發(fā)動(dòng)機(jī)測(cè)試設(shè)備具有攜帶、使用方便、智能化、集成度高的特點(diǎn)。
關(guān)鍵字：檢測(cè)設(shè)備嵌入式 SDRAM 201306

基于FPGA的DDR2 SDRAM存儲(chǔ)器用戶接口設(shè)計(jì)

使用功能強(qiáng)大的FPGA來(lái)實(shí)現(xiàn)一種DDR2 SDRAM存儲(chǔ)器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲(chǔ)控制器，由于該公司出產(chǎn)的這種存儲(chǔ)控制器具有很高的效率，使用也很廣泛，可知本設(shè)計(jì)具有很大的使用前景。本設(shè)計(jì)通過(guò)采用多路高速率數(shù)據(jù)讀寫(xiě)探作仿真驗(yàn)證，可知其完全可以滿足時(shí)序要求，由綜合結(jié)果可知其使用邏輯資源很少，運(yùn)行速率很高，基本可以滿足所有設(shè)計(jì)需要。
關(guān)鍵字： SDRAM FPGA DDR2 存儲(chǔ)器

DRAM SRAM SDRAM內(nèi)存精華問(wèn)題匯總

問(wèn)題1：什么是DRAM、SRAM、SDRAM？　　答：名詞解釋如下　　DRAM--------動(dòng)態(tài)隨即存取器，需要不斷的刷新，才能保存 ...
關(guān)鍵字： DRAM SRAM SDRAM

一種基于FPGA的DDR SDRAM控制器的設(shè)計(jì)

摘要對(duì)DDR SDRAM的基本工作特性以及時(shí)序進(jìn)行了分析與研究，基于FPGA提出了一種通用的DDRSDRAM控制器設(shè)計(jì)方案。在Modelaim上通過(guò)了軟件功能仿真，并在FPGA芯片上完成了硬件驗(yàn)證。結(jié)果表明，該控制器能夠較好地完成DD
關(guān)鍵字：控制器設(shè)計(jì) SDRAM DDR FPGA 基于

車載信息的硬件電路設(shè)計(jì)

硬件電路　　主控模塊的處理器采用三星公司的S3C2410，以其為核心擴(kuò)展64MB的Nand-Flash和2MB的Nor-Flash用 ...
關(guān)鍵字：車載信息 S3C2410 SDRAM

用Xilinx FPGA實(shí)現(xiàn)DDR SDRAM控制器

1 引言在高速信號(hào)處理系統(tǒng)中, 需要緩存高速、大量的數(shù)據(jù), 存儲(chǔ)器的選擇與應(yīng)用已成為系統(tǒng)實(shí)現(xiàn)的關(guān)鍵所在。DDR SDRAM是一種高速CMOS、動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器, 它采用雙倍數(shù)據(jù)速率結(jié)構(gòu)來(lái)完成高速操作。SDR SDRAM一個(gè)時(shí)鐘周
關(guān)鍵字： Xilinx SDRAM FPGA DDR

基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中

實(shí)現(xiàn)數(shù)據(jù)的高速大容量存儲(chǔ)是數(shù)據(jù)采集系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。本設(shè)計(jì)采用Altera 公司Cyclone系列的FPGA 完成了對(duì)DDR SDRAM 的控制，以狀態(tài)機(jī)來(lái)描述對(duì)DDR SDRAM 的各種時(shí)序操作，設(shè)計(jì)了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
關(guān)鍵字： SDRAM FPGA DDR 控制器

基于VHDL的SDRAM控制器的實(shí)現(xiàn)

在高速實(shí)時(shí)或者非實(shí)時(shí)信號(hào)處理系統(tǒng)當(dāng)中，使用大容量存儲(chǔ)器實(shí)現(xiàn)數(shù)據(jù)緩存是一個(gè)必不可少的環(huán)節(jié)，也是系統(tǒng)實(shí)現(xiàn)中的重點(diǎn)和難點(diǎn)之一。SDRAM（同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器）具有價(jià)格低廉、密度高、數(shù)據(jù)讀寫(xiě)速度快的優(yōu)點(diǎn)，從而成
關(guān)鍵字：實(shí)現(xiàn) 控制器 SDRAM VHDL 基于

Synopsys發(fā)布DesignWare DDR4存儲(chǔ)器接口IP

全球領(lǐng)先的電子器件和系統(tǒng)設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商新思科技公司(Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS)日前宣布：其DesignWare DDR接口IP產(chǎn)品組合已經(jīng)實(shí)現(xiàn)擴(kuò)充，以使其包括了對(duì)基于新興的DDR4標(biāo)準(zhǔn)的下一代SDRAM。通過(guò)在一個(gè)單內(nèi)核中就實(shí)現(xiàn)對(duì)DDR4、DDR3以及LPDDR2/3的支持，DesignWare DDR解決方案使設(shè)計(jì)師能夠在相同的系統(tǒng)級(jí)芯片(SoC)中，實(shí)現(xiàn)與高性能或者低功耗SDRAM的連接，它已經(jīng)成為諸如用于智能手機(jī)和平板電腦的應(yīng)用處理
關(guān)鍵字： Synopsys SDRAM

DDR2 SDRAM介紹及其基于MPC8548 CPU的硬件設(shè)計(jì)

DR2(Double Data Rate 2，兩倍數(shù)據(jù)速率，版本2) SDRAM，是由JEDEC標(biāo)準(zhǔn)組織開(kāi)發(fā)的基于DDR SDRAM的升級(jí)存儲(chǔ)技術(shù)。相對(duì)于DDR SDRAM，雖然其仍然保持了一個(gè)時(shí)鐘周期完成兩次數(shù)據(jù)傳輸?shù)奶匦裕獶DR2 SDRAM在數(shù)據(jù)傳輸率、
關(guān)鍵字： CPU 硬件設(shè)計(jì) MPC8548 基于 SDRAM 介紹及其 DDR2