首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> cpld／fpga

cpld／fpga 文章 最新資訊

基于FPGA的交流電測(cè)量?jī)x的設(shè)計(jì)

  • 在電力調(diào)度自動(dòng)化系統(tǒng)中，測(cè)量電壓和頻率是最重要的功能。如何快速、準(zhǔn)確地采集顯得尤為重要。目前根據(jù)采集信...
  • 關(guān)鍵字： FPGA  交流電測(cè)量?jī)x  

降低CPLD的功耗的嵌入式應(yīng)用

  • 　引言　　從事便攜式或手持產(chǎn)品設(shè)計(jì)的工程師都明白，在如今的設(shè)計(jì)中，必須要最大限度地降低功耗。但是，只有經(jīng)驗(yàn)豐富的工程師理解盡可能地延長(zhǎng)系統(tǒng)的電池壽命的那些微妙但又重要的細(xì)節(jié)。本文中我們將重點(diǎn)放在這些經(jīng)
  • 關(guān)鍵字： CPLD  功耗  嵌入式應(yīng)用    

DSP與CPLD的智能變電站電網(wǎng)IED設(shè)計(jì)

  • DSP與CPLD的智能變電站電網(wǎng)IED設(shè)計(jì),摘要：著重介紹基于CPLD與DSP架構(gòu)的智能變電站電網(wǎng)IED(Intelligent Electronic Device，智能電力監(jiān)測(cè)裝置)的硬件架構(gòu)和軟件流程。著重闡述了“高速A／D轉(zhuǎn)換器+CPLD”在信號(hào)采集過(guò)程中的優(yōu)勢(shì)，以及多路信號(hào)
  • 關(guān)鍵字： IED  設(shè)計(jì)  電網(wǎng)  變電站  CPLD  智能  DSP  

基于ARM和CPLD的溫度控制器的設(shè)計(jì)

  • 1 引言 隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展，在日常生活和生產(chǎn)中，人們要求更精確測(cè)量和控制溫度等模擬物理量，不僅滿足 ...
  • 關(guān)鍵字： ARM  CPLD  溫度控制器  

Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

  • 摘要：與通常采用外圍的CPLD器件和CPU來(lái)產(chǎn)生配置接口控制邏輯的方法不同，本文設(shè)計(jì)了采用嵌入到FPGA的Leon3開(kāi)源CPU軟核來(lái)控制實(shí)現(xiàn)Virtex系列FPGA的SelectMap接口配置的方法，可將其應(yīng)用于對(duì)FPGA芯片的在線配置。該方
  • 關(guān)鍵字： SelectMap  Leon3  FPGA  軟核    

一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

  • 　　存儲(chǔ)器是用來(lái)存儲(chǔ)程序和數(shù)據(jù)的部件，有了存儲(chǔ)器，計(jì)算機(jī)才有記憶功能，才能保證正常工作。它根據(jù)控制器指定的位置存進(jìn)和取出信息。 引言　　只要在現(xiàn)在的市場(chǎng)上走一圈就會(huì)發(fā)現(xiàn)，大部分的中小規(guī)模 LED 　LED（L
  • 關(guān)鍵字： FPGA  MCU  LED  大屏幕    

用CPLD設(shè)計(jì)LED顯示屏控制電路

  • 　　引言　　近年來(lái)，隨著計(jì)算機(jī)技術(shù)和集成電路技術(shù)的飛速發(fā)展，得到廣泛應(yīng)用的大屏幕顯示系統(tǒng)當(dāng)屬視頻LED顯示系統(tǒng)。在LED顯示技術(shù)中，由于紅色、綠色發(fā)光二極管的亮度、光效色差等性能也得到了很大的提高，加之計(jì)算
  • 關(guān)鍵字： 控制  電路  顯示屏  LED  設(shè)計(jì)  CPLD  

基于CPLD的雙屏結(jié)構(gòu)液晶控制器的研究與設(shè)計(jì)

  • 介紹了Verilog HDL設(shè)計(jì)CPLD作為液晶控制器的幾個(gè)基本部分，經(jīng)過(guò)驗(yàn)證，所設(shè)計(jì)控制器在單片機(jī)作用下正確完成液晶的顯示。本設(shè)計(jì)創(chuàng)新點(diǎn)在于控制器設(shè)計(jì)使用硬件描述語(yǔ)言Verilog而非傳統(tǒng)設(shè)計(jì)方法設(shè)計(jì)，易于理解，易于維護(hù)，調(diào)試電路速度快，有許多易于掌握的仿真綜合布局布線工具。若使用其他液晶屏，只需修改程序中相關(guān)參數(shù)，更多功能的擴(kuò)充，也只需增添CPLD中的模塊即可實(shí)現(xiàn)。
  • 關(guān)鍵字： 控制器  研究  設(shè)計(jì)  液晶  結(jié)構(gòu)  CPLD  雙屏  基于  

FPGA平臺(tái)實(shí)現(xiàn)最小開(kāi)關(guān)損耗的SVPWM算法

  • 摘要：詳細(xì)分析了SVPWM的原理，介紹一種根據(jù)負(fù)載的功率因子來(lái)決定電壓空間零矢量的分配與作用時(shí)間的SVPWM算法，使得橋臂開(kāi)關(guān)在通過(guò)其電流最大時(shí)的一段連續(xù)時(shí)間內(nèi)沒(méi)有開(kāi)關(guān)動(dòng)作。這樣在提高開(kāi)關(guān)頻率的同時(shí)減小了開(kāi)關(guān)電
  • 關(guān)鍵字： SVPWM  FPGA  開(kāi)關(guān)損耗  算法    

CPLD在TMS320F2812系統(tǒng)中的應(yīng)用

  • CPLD在TMS320F2812系統(tǒng)中的應(yīng)用,1 引言　　TMS320F2812是美國(guó)德州儀器公司推出的C2000 家族中最新一代產(chǎn)品。先進(jìn)的內(nèi)部和外設(shè)結(jié)構(gòu)使得該處理器主要用于大存儲(chǔ)設(shè)備管理、高性能的控制場(chǎng)合。在F2812構(gòu)成的應(yīng)用系統(tǒng)中，需要設(shè)計(jì)一些邏輯控制電路來(lái)保證
  • 關(guān)鍵字： 應(yīng)用  系統(tǒng)  TMS320F2812  CPLD  

基于CPLD的圖像傳感器非均勻性校正

  • 圖像傳感器的非均勻性直接影響了成像系統(tǒng)的探測(cè)靈敏度和空間分辨率,用這樣的成像裝置觀察景物,成像質(zhì)量必然受到影響,甚至圖像會(huì)模糊不清. 因此,必須對(duì)非均勻性進(jìn)行校正. 盡管針對(duì)非均勻性校正的研究多種多樣,但目前在
  • 關(guān)鍵字： 均勻  校正  傳感器  圖像  CPLD  基于  

基于FPGA無(wú)線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計(jì)

  • 摘要 給出了一種由FPGA實(shí)現(xiàn)的無(wú)線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計(jì)方法，采用自頂向下的方法設(shè)計(jì)各個(gè)模塊，并在QuartusII8.0完成了仿真，該控制器主要支持IEEE802．15．4協(xié)議。測(cè)試結(jié)果表明，該MAC控制器支持20～250 kbmi
  • 關(guān)鍵字： FPGA  MAC  無(wú)線傳感器網(wǎng)絡(luò)  控制器    

萊迪思獲得Flexibilis以太網(wǎng)交換IP核

  • 　　萊迪思半導(dǎo)體公司和FLEXIBILIS Oy日前宣布了即可獲取Flexibilis以太網(wǎng)交換(FES)IP核。三速(10Mbps/100Mbps/1Gbps)FES IP核工作在以太網(wǎng)第2層，每個(gè)端口具有Gigabit的轉(zhuǎn)換能力。支持Gigabit光纖和Gigabit雙絞線銅以太網(wǎng)接口。支持的服務(wù)質(zhì)量高達(dá)每端口四個(gè)隊(duì)列。這些以太網(wǎng)交換IP核有五個(gè)版本，根據(jù)端口數(shù)和功能而不同：　
  • 關(guān)鍵字： 萊迪思  FPGA  

基于FPGA的SoC原型驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：在SoC開(kāi)發(fā)過(guò)程中，基于FPGA的原型驗(yàn)證是一種有效的驗(yàn)證方法，它不僅能加快SoC的開(kāi)發(fā)，降低SoC應(yīng)用系統(tǒng)的開(kāi)發(fā)成本，而且提高了流片的成功率。文章主要描述了基于FPGA的SoC原型驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)，針對(duì)FPGA基驗(yàn)證
  • 關(guān)鍵字： FPGA  SoC  原型驗(yàn)證    

基于FPGA的CAN總線控制器設(shè)計(jì)

  • 摘要：使用Verilog HDL硬件描述語(yǔ)言完成了對(duì)CAN總線控制器的設(shè)計(jì)，能夠?qū)崿F(xiàn)符合CAN2．0A協(xié)議的所有功能。本總線控制器的外部接口采用Altera公司開(kāi)發(fā)的Avalon總線接口，增強(qiáng)了控制器的應(yīng)用靈活性。本設(shè)計(jì)使用Modelsim
  • 關(guān)鍵字： FPGA  CAN  線控  制器設(shè)計(jì)    
共7034條 294/469 |‹ « 292 293 294 295 296 297 298 299 300 301 » ›|

cpld／fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473