首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cadence reality

CADENCE推出第一套完整的定制IC仿真和驗證方案

  • Cadence發(fā)布了Cadence Virtuoso Multi-Mode Simulation (MMSIM 6.2版)。這是電子設(shè)計工業(yè)內(nèi)首個端到端的定制IC模擬與驗證解決方案，使用通用、全集成的網(wǎng)表和模型數(shù)據(jù)庫來仿真射頻、模擬、存儲器和混合信號設(shè)計及設(shè)計模塊。這款突破性產(chǎn)品能夠讓設(shè)計者在仿真引擎間自由切換，而不會產(chǎn)生任何兼容或解釋問題，從而提高了一致性、精確性和設(shè)計覆蓋面，同時縮短了時間周期并降低了風險。整體效果是該產(chǎn)品降低了采用、支持和擁有成本，并
  • 關(guān)鍵字： CADENCE  IC仿真  測量  測試  驗證方案  

Cadence聯(lián)合IBM、三星和特許半導體聯(lián)合推出65納米參考流程

  • Cadence宣布基于65納米通用功率格式（CPF）面向Common Platform技術(shù)的參考流程即日上市。該參考流程是Cadence與Common Platform聯(lián)盟之間長期合作的最新成果，該聯(lián)盟的成員企業(yè)包括IBM、特許半導體制造和三星。 Cadence與Common Platform技術(shù)合作伙伴緊密合作，開發(fā)65納米流程。它基于Cadence數(shù)字IC設(shè)計平臺，包含Encounter Timing System和CPF，可加快低功耗系統(tǒng)級芯片（So
  • 關(guān)鍵字： 65納米  Cadence  消費電子  消費電子  

數(shù)字IC設(shè)計平臺的最新軟件版本

  • CADENCE發(fā)布了Cadence Encounter 數(shù)字IC設(shè)計平臺的最新軟件版本，增加了業(yè)內(nèi)領(lǐng)先的功能特性，包括全芯片優(yōu)化、面向65納米及以下工藝的超大規(guī)模混合信號設(shè)計支持，具有對角布線能力的Encounter X Interconnect Option，以及之前已經(jīng)公布支持的基于Si2通用功率格式（CPF）1.0版本的低功耗設(shè)計。新平臺提供了L、XL和GXL三種配置，為先進半導體設(shè)計提供更佳的易用性，更短的設(shè)計時間以及更高的性能。 “最新版本Enc
  • 關(guān)鍵字： CADENCE  DFM  ENCOUNTER  電源技術(shù)  模擬技術(shù)  EDA  IC設(shè)計  

Cadence發(fā)布Cadence Encounter數(shù)字IC設(shè)計平臺最新版

  • 　　Cadence設(shè)計系統(tǒng)公司發(fā)布Cadence Encounter® 數(shù)字IC設(shè)計平臺的最新軟件版本，增加了業(yè)內(nèi)領(lǐng)先的功能特性，包括全芯片優(yōu)化、面向65納米及以下工藝的超大規(guī)?；旌闲盘栐O(shè)計支持，具有對角布線能力的Encounter X Interconnect Option，以及之前已經(jīng)公布支持的基于Si2通用功率格式（CPF）1.0版本的低功耗設(shè)計。新平臺提供了L、XL和GXL三種配置，為先進半導體設(shè)計提供更佳的易用性，更短的設(shè)計時間以及更高的性能。 　　“最新版本Encounter平臺的發(fā)
  • 關(guān)鍵字： Cadence  IC設(shè)計  單片機  嵌入式系統(tǒng)  EDA  IC設(shè)計  

Cadence的Global Route Environment技術(shù)為PCB設(shè)計制訂新標準

  • 　　Cadence設(shè)計系統(tǒng)公司發(fā)布了面向Cadence® Allegro® PCB設(shè)計的Global Route Environment技術(shù)。這一革命性的技術(shù)結(jié)合了圖形化的互連流規(guī)劃架構(gòu)和層次化全局布線引擎，為PCB設(shè)計人員提供了自動、智能的規(guī)劃和布線環(huán)境。作為首個將智能自動化引入前所未有領(lǐng)域的自動布線解決方案，Global Route Environment 技術(shù)代表了一次意義重大的飛躍，并建立了一種全新的PCB設(shè)計規(guī)
  • 關(guān)鍵字： Cadence  Environment  Global  PCB設(shè)計  Route  單片機  嵌入式系統(tǒng)  PCB  電路板  

Cadence為PCB設(shè)計制訂新標準Global Route Environment

  • 　　Cadence設(shè)計系統(tǒng)公司今日發(fā)布了面向Cadence® Allegro® PCB設(shè)計的Global Route Environment技術(shù)。這一革命性的技術(shù)結(jié)合了圖形化的互連流規(guī)劃架構(gòu)和層次化全局布線引擎，為PCB設(shè)計人員提供了自動、智能的規(guī)劃和布線環(huán)境。作為首個將智能自動化引入前所未有領(lǐng)域的自動布線解決方案，Global Route Environment 技術(shù)代表了一次意義重大的飛躍，并建立了一種全新的PCB設(shè)計規(guī)范。 　　該技術(shù)問世之前，PCB設(shè)計人員要花費幾周或幾個月的時間
  • 關(guān)鍵字： Cadence  PCB  單片機  嵌入式系統(tǒng)  PCB  電路板  

CADENCE邏輯設(shè)計技術(shù)為亞太芯片設(shè)計商帶來競爭優(yōu)勢

飛思卡爾使用CADENCE模擬混合信號錦囊加速流程開發(fā)

  • 　　Cadence宣布飛思卡爾半導體公司已經(jīng)采用Cadence Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾是無線、網(wǎng)絡(luò)、汽車、消費和工業(yè)市場的嵌入式半導體設(shè)計及制造的全球領(lǐng)先企業(yè)。飛思卡爾已經(jīng)采用AMS Methodology Kit以應用高級AMS技術(shù)、流程和方法學的主要功能。通過使用Cadence錦囊作為其基礎(chǔ)方法學，飛思卡爾能夠更加迅速地獲取并在全球?qū)嵤?、?nèi)部開發(fā)世界級設(shè)
  • 關(guān)鍵字： CADENCE  單片機  飛思卡爾  混合信號  流程開發(fā)  模擬  嵌入式系統(tǒng)  

Cadence推出第一套完整支持CPF的解決方案

  • 　　Cadence推出了Cadence Low-Power Solution，這是用于低功耗芯片的邏輯設(shè)計、驗證和實現(xiàn)的業(yè)界第一套完全集成的、標準化的流程。Cadence Low-Power Solution將領(lǐng)先的設(shè)計、驗證和實現(xiàn)技術(shù)與Si2 Common Power Format （CPF）相集成，為IC工程師提供端到端的低功耗設(shè)計方案。CPF是在設(shè)計過程初期詳細定義節(jié)約功耗技術(shù)的標準化格式。通過在整個設(shè)計過程中保存低功耗
  • 關(guān)鍵字： Cadence  CPF  解決方案  

掌微科技采用Cadence Encounter數(shù)字IC設(shè)計平臺加速GPS芯片設(shè)計

CADENCE與中芯國際提供90納米低功耗解決方案

CADENCE、MAGMA和EXTREME DA通過Si2開發(fā)行業(yè)標準庫格式

  • 　　在ARM公司, Virage Logic Corporation 公司和Altos Design Automation公司的支持下,Cadence設(shè)計系統(tǒng)公司、Magma®公司和Extreme DA宣布，在Si2組織的Open Modeling Coalition框架下成功開發(fā)出一種全新的標準統(tǒng)計分析庫格式。這種開放的統(tǒng)計庫格式是基于電流源模型。其開發(fā)目的除了促進65納米及以下工藝節(jié)點的設(shè)計工具和方法學之
  • 關(guān)鍵字： CADENCE  DA  MAGMA和EXTREME  Si2  電源技術(shù)  模擬技術(shù)  統(tǒng)計分析  行業(yè)標準庫格式  

CADENCE與中芯提供90納米低功耗解決方案

  • 　　Cadence 設(shè)計系統(tǒng)公司與中芯國際集成電路制造有限公司宣布，兩家公司已經(jīng)聯(lián)合開發(fā)出低功耗數(shù)字設(shè)計參考流程，支持SMIC先進的90納米工藝技術(shù)。該設(shè)計參考流程包含對Cadence® Encounter®時序系統(tǒng)的支持，以滿足設(shè)計師為計算機、消費電子、網(wǎng)絡(luò)及無線產(chǎn)品市場開發(fā)集成電路越來越高的需求。 　   　　該設(shè)計參考流程結(jié)合了Cadence Encounter數(shù)字IC設(shè)計平臺和Cadence可制造性設(shè)計(DFM）技術(shù)，攻克
  • 關(guān)鍵字： 90納米  CADENCE  單片機  低功耗  工業(yè)控制  解決方案  嵌入式系統(tǒng)  通訊  網(wǎng)絡(luò)  無線  中芯國際  工業(yè)控制  

Cadence發(fā)布推動SiP IC設(shè)計主流化的EDA產(chǎn)品

  • Cadence設(shè)計系統(tǒng)有限公司今日宣布推出業(yè)界第一套完整的能夠推動SiP IC 設(shè)計主流化的EDA產(chǎn)品。 Cadence解決方案針對目前SiP設(shè)計中依賴 ‘專家工程’的方式存在的固有局限性，提供了一套自動化、 整合的、可信賴并可反復采用的工藝以滿足無線和消費產(chǎn)品不斷提升的需求。這套新產(chǎn)品包括Cadence® Radio Frequency SiP Methodology Kit， 兩款新的
  • 關(guān)鍵字： Cadence  EDA  IC設(shè)計  EDA  IC設(shè)計  

Tensilica實現(xiàn)對Synopsys和Cadence支持

  • TensilicaÒ宣布增加了自動可配置處理器內(nèi)核的設(shè)計方法學以面對90納米工藝下普通集成電路設(shè)計的挑戰(zhàn)。這些增加支持Cadence和Synosys工具的最新能力，包括自動生成物理設(shè)計流程腳本，自動輸入用戶定義的功耗結(jié)構(gòu)以及支持串繞分析。 Tensilica利用Synopsys的Power Compiler™的低功耗優(yōu)化能力，同時在Xtensa LX內(nèi)核和所有設(shè)計者自定義的擴展功能中自動的插入精細度時鐘門控，從而降低動態(tài)功耗。新自動生成的Xtensa布線腳本可
  • 關(guān)鍵字： Cadence  Synopsys  Tensilica  支持  
共358條 21/24 |‹ « 15 16 17 18 19 20 21 22 23 24 »
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473