- 在計算機整合制造業(yè)(CIM)或工業(yè)自動化(IA)領域，許多控制設備進行長距離的數(shù)據(jù)傳送時有困難，抗干擾性能不好,多 ...
- 關鍵字：
TCP IP 遠程網(wǎng)絡 步進電機 控制器
- 采用先進半導體工藝，結構化ASIC平臺可以提供更多經(jīng)預定義、預驗證和預擴散的金屬層，并支持各種存儲器接口，能簡化接口設計和時序問題。本文詳細介紹了結構化ASIC平臺的這些特點和性能。 最新的ASIC設計架構能夠大大
- 關鍵字：
ASIC 架構 對比分析
- 結構化專用集成電路(structured ASIC)對設計工程師而言還是一個新名詞，然而目前已經(jīng)有多家公司正計劃涉足這一領域?？焖俟杞鉀Q方案平臺(ISSP)是一種結構化ASIC解決方案，該技術適合于高速ASIC設計，這是因為ISSP可以
- 關鍵字：
ISSP ASIC 方案
- 0 引言 統(tǒng)一潮流控制器(Unified Power Flow Con-troller，簡稱UPFC)是一種可以較大范圍地控制電流使之按指定路經(jīng)流動的設備，它可在保證輸電線輸送容量接近熱穩(wěn)定極限的同時又不至于過負荷?？刂葡到y(tǒng)是UPFC的核
- 關鍵字：
IP 設計 控制器 UPFC FPGA 基于
- ASIC與ARM的“強手聯(lián)合”,引言嵌入式世界的范圍和概念極其廣泛，可以從ASIC到MCU，而ASIC是有著巨大的潛力和創(chuàng)新力的一種技術，盡管它的設計非常昂貴，并且所需世界要花費數(shù)年，但這依然不影響它的巨大市場潛力。相比而言，單片機方案就便宜得
- 關鍵字：
聯(lián)合 強手 ARM ASIC
- 毋庸置疑，現(xiàn)代通信網(wǎng)絡的發(fā)展，是由業(yè)務需求和市場需求來決定的，而不是技術的發(fā)展。我們回頭看看互聯(lián)網(wǎng)（IP網(wǎng)絡）的發(fā)展歷程，這其中市場推動的痕跡非常明顯：這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡技術，在九十年代
- 關鍵字：
探討 規(guī)劃設計 網(wǎng)絡 承載 IP
- 摘要 為降低FPGA實現(xiàn)3電平SVPWM算法的復雜性，減小SVPWM模塊所占用的資源，文中利用正弦函數(shù)和余弦函數(shù)的關系，采用小容量ROM提出了一種新的SVPWM控制算法。利用Verilog HDL實現(xiàn)了算法的硬件設計，并封裝成IP核以方便
- 關鍵字：
SVPWM Nios Core IP
- 摘要 根據(jù)Nios II處理器的Avalon總線規(guī)范，設計了一款面向步進電機的控制器IP核。該定制IP核采用軟、硬件協(xié)同設計的方法，功能符合Avalon總線的讀寫傳輸時序，具有完備的步進電機驅(qū)動能力。仿真結果表明，該IP核具有
- 關鍵字：
IP 設計 實現(xiàn) 控制器 電機 Nios II 步進 基于
- 摘要：星載計算機系統(tǒng)處于空間輻照環(huán)境中，可能會受到單粒子翻轉的影響而出錯，三模冗余就是一種對單粒子翻轉有效的容錯技術。通過對三模冗余加固電路特點的分析，提出了在ASIC設計中實現(xiàn)三模冗余的2種方法。其一是通
- 關鍵字：
方法 實現(xiàn) 設計 ASIC 余在
- 毋庸置疑，現(xiàn)代通信網(wǎng)絡的發(fā)展，是由業(yè)務需求和市場需求來決定的，而不是技術的發(fā)展。我們回頭看看互聯(lián)網(wǎng)（IP網(wǎng)絡）的發(fā)展歷程，這其中市場推動的痕跡非常明顯：這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡技術，在九十年代
- 關鍵字：
分析 規(guī)劃設計 網(wǎng)絡 承載 IP
- ATM可以提供空前的可伸縮性和性價比，以及對將來的實時業(yè)務、多媒體業(yè)務等的支持,ATM將扮演重要的角色。但目前的信息體系，即LAN和WAN，建立在網(wǎng)絡層協(xié)議如IP、IPX、AppleTalk等的基礎上，因此，ATM的成功及Internet
- 關鍵字：
技術 介紹 兼容 IP 網(wǎng)絡 ATM
- 基于IP復用和SOC技術的微處理器FSPLCSOC模塊設計,1 引言 文中采用IP核復用方法和SOC技術基于AVR 8位微處理器AT90S1200IP Core設計專用PLC微處理器FSPLCSOC模塊。隨著芯片集成程度的飛速提高，IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術為主的設計方式。一
- 關鍵字：
FSPLCSOC 模塊 設計 微處理器 技術 IP 復用 SOC 基于
- MCUUSB設備控制器IP核的設計,摘要：用硬件描述語言verilog HDL設計實現(xiàn)了一種MCUUSB設備控制器IP核。論文首先簡要介紹了設計的背景,重點對自主研發(fā)的將MCUUSB控制器集成于一個芯片的設計和研究分析。最后給出nc-verilog功能仿真方案以及FPGA驗
- 關鍵字：
設計 IP 控制器 設備 MCU&USB
- 使用新SRAM工藝實現(xiàn)嵌入式ASIC和SoC的存儲器設計,基于傳統(tǒng)六晶體管(6T)存儲單元的靜態(tài)RAM存儲器塊一直是許多嵌入式設計中使用ASIC/SoC實現(xiàn)的開發(fā)人員所采用的利器，因為這種存儲器結構非常適合主流的CMOS工藝流程，不需要增添任何額外的工藝步驟。如圖1a中所示的那樣
- 關鍵字：
SoC 存儲器 設計 ASIC 嵌入式 SRAM 工藝 實現(xiàn) 使用
- FPGA入門知識，什么是FPGA？FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領域中的一種半定制電路
- 關鍵字：
fpga ASIC 什么意思
asic ip介紹
您好，目前還沒有人創(chuàng)建詞條asic ip!
歡迎您創(chuàng)建該詞條，闡述對asic ip的理解，并與今后在此搜索asic ip的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
