arm+fpga 文章進(jìn)入arm+fpga技術(shù)社區(qū)

實(shí)驗(yàn)19：步進(jìn)電機(jī)1

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握步進(jìn)電機(jī)的原理和設(shè)計方法；（3）學(xué)習(xí)用Verilog HDL描述一個步進(jìn)電機(jī)電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是設(shè)計控制四相繞組的步進(jìn)電機(jī)電機(jī)正轉(zhuǎn)、反轉(zhuǎn)、停止的控制電路。要求如下：電機(jī)運(yùn)轉(zhuǎn)規(guī)律為：正轉(zhuǎn)30s→停10s→反轉(zhuǎn)30s→停10s→正轉(zhuǎn)30s……實(shí)驗(yàn)原理步進(jìn)電機(jī)是將電脈沖信號轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開環(huán)控制元步進(jìn)電機(jī)件。當(dāng)電流流過定子繞組時，定子繞組產(chǎn)生一矢量磁場。該磁場會帶動轉(zhuǎn)子旋轉(zhuǎn)一角度，使得轉(zhuǎn)
關(guān)鍵字：步進(jìn)電機(jī) FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)18：秒表計數(shù)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握計數(shù)器原理；（3）掌握用Verilog HDL數(shù)據(jù)流和行為級描述寄存器單元的方法。實(shí)驗(yàn)任務(wù)設(shè)計簡單秒表(60進(jìn)制），并要求帶啟動、復(fù)位、暫停功能。實(shí)驗(yàn)原理如下所示，秒表（60進(jìn)制）即顯示從00到59循環(huán)跳轉(zhuǎn)計數(shù)。并且通過開關(guān)設(shè)置，達(dá)到復(fù)位至00，任意時刻暫停和啟動的功能。我們通過將開發(fā)板的12M晶振分頻（參考分頻程序）出1Hz的計時頻率，實(shí)現(xiàn)秒鐘的效果。將clk_1s的上升沿作為觸發(fā)信號計時。通過
關(guān)鍵字：秒表計數(shù)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)17：分頻器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握分頻器原理；（3）學(xué)習(xí)用Verilog HDL行為級描述時序邏輯電路。實(shí)驗(yàn)任務(wù)設(shè)計一個任意整數(shù)分頻器。實(shí)驗(yàn)原理時鐘信號的處理是FPGA的特色之一，因此分頻器也是FPGA設(shè)計中使用頻率非常高的基本設(shè)計之一。一般在FPGA中都有集成的鎖相環(huán)可以實(shí)現(xiàn)各種時鐘的分頻和倍頻設(shè)計，但是通過語言設(shè)計進(jìn)行時鐘分頻是最基本的訓(xùn)練，在對時鐘要求不高的設(shè)計時也能節(jié)省鎖相環(huán)資源。在本實(shí)驗(yàn)中我們將實(shí)現(xiàn)任意整數(shù)的分頻器，分頻
關(guān)鍵字：分頻器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)16：扭環(huán)形計數(shù)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握扭環(huán)形計數(shù)器原理；（3）學(xué)習(xí)用Verilog HDL行為級描述時序邏輯電路。實(shí)驗(yàn)任務(wù)設(shè)計一個右移扭環(huán)形計數(shù)器。實(shí)驗(yàn)原理將移位寄存器的輸出非q0連接到觸發(fā)器q3的輸入，這樣就構(gòu)成了一個扭環(huán)形計數(shù)器。初始化復(fù)位時，給q0一個初值0000，則在循環(huán)過程中依次為：000010001100111011110111001100010000。Verilog HDL建模描述用行為級描述右移扭環(huán)形計數(shù)器程序清單tw
關(guān)鍵字：扭環(huán)形計數(shù)器 FPGA Lattice Diamond Verilog HDL

Arm再上市——被偷走的也許不只是7年

如果Arm一直沒有退市，作為占據(jù)IP授權(quán)營收市場40%以上的絕對領(lǐng)導(dǎo)者，Arm現(xiàn)在公司市值絕對不是600億美元，從這個角度講，Arm從退市到再次上市的過程中，真的是被偷走了7年發(fā)展的黃金時間。
關(guān)鍵字： Arm MCU 處理器

用FPGA構(gòu)建邊緣AI推理應(yīng)用很難？這樣做，變簡單！

對于希望在邊緣的推理處理器上實(shí)施人工智能 (AI) 算法的設(shè)計人員來說，他們正不斷面臨著降低功耗并縮短開發(fā)時間的壓力，即使在處理需求不斷增加的情況下也是如此?，F(xiàn)場可編程門陣列 (FPGA) 為實(shí)施邊緣AI所需的神經(jīng)網(wǎng)絡(luò) (NN) 推理引擎提供了特別有效的速度和效率效率組合。然而，對于不熟悉 FPGA 的開發(fā)人員來說，傳統(tǒng)FPGA的開發(fā)方法可能相當(dāng)復(fù)雜，往往導(dǎo)致他們?nèi)ミx擇不太理想的解決方案。本文將介紹來自Microchip Technology的一種比較簡單的方法。通過這種方法，開發(fā)人員可以使用FPGA和軟
關(guān)鍵字： DigiKey FPGA 邊緣AI

實(shí)驗(yàn)15：環(huán)形計數(shù)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握環(huán)形計數(shù)器原理；（3）學(xué)習(xí)用Verilog HDL行為級描述時序邏輯電路。實(shí)驗(yàn)任務(wù)設(shè)計一個4位右循環(huán)一個1的環(huán)形計數(shù)器。實(shí)驗(yàn)原理將移位寄存器的輸出q0連接到觸發(fā)器q3的輸入，并且在這4個觸發(fā)器中只有一個輸出為1，另外3個為0，這樣就構(gòu)成了一個環(huán)形計數(shù)器。初始化復(fù)位時，給q0一個置位信號，則唯一的1將在環(huán)形計數(shù)器中循環(huán)移位，每4個時鐘同期輸出一個高電平脈沖。Verilog HDL建模描述用行為級描述
關(guān)鍵字：環(huán)形計數(shù)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)14：移位寄存器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握移位寄存器原理；（3）學(xué)習(xí)用Verilog HDL行為級描述時序邏輯電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是設(shè)計一個7位右移并行輸入、串行輸出的移位寄存器。實(shí)驗(yàn)原理如果將多個觸發(fā)器級聯(lián)就構(gòu)成一個多位的移位寄存器，如下圖所示，是以4位移位寄存器為例的邏輯電路圖，其中的LD/SHIFT是一個置數(shù)/移位控制信號。當(dāng)LD/SHIFT為1時，在CP作用下，從輸入端A、B、C、D并行接收數(shù)據(jù)；當(dāng)LD/SHIFT為0時，在
關(guān)鍵字：移位寄存器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)13：JK觸發(fā)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握J(rèn)K觸發(fā)器原理；（3）學(xué)習(xí)用Verilog HDL語言行為機(jī)描述方法描述JK觸發(fā)器電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是設(shè)計一個JK觸發(fā)器實(shí)驗(yàn)原理帶使能端RS鎖存器的輸入端R=S=1時，鎖存器的次態(tài)不確定，這一因素限制了其應(yīng)用。為了解決這個問題，根據(jù)雙穩(wěn)態(tài)元件兩個輸出端互補(bǔ)的特點(diǎn)，用Q和非Q反饋控制輸入信號，并用J代替S,用K代替R,構(gòu)成了J-K鎖存器。Verilog HDL建模描述用行為級描述實(shí)現(xiàn)的帶異步
關(guān)鍵字： JK觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)12：邊沿觸發(fā)的D觸發(fā)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握D觸發(fā)器原理；（3）學(xué)習(xí)用Verilog HDL語言行為機(jī)描述方法描述D觸發(fā)器電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是描述一個帶有邊沿觸發(fā)的同步D觸發(fā)器電路，并通過STEP FPGA開發(fā)板的12MHz晶振作為觸發(fā)器時鐘信號clk，撥碼開關(guān)的狀態(tài)作為觸發(fā)器輸入信號d，觸發(fā)器的輸出信號q和~q，用來分別驅(qū)動開發(fā)板上的LED，在clk上升沿的驅(qū)動下，當(dāng)撥碼開關(guān)狀態(tài)變化時LED狀態(tài)發(fā)生相應(yīng)變化。實(shí)驗(yàn)原理從D觸發(fā)器的特
關(guān)鍵字： D觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)11：RS觸發(fā)器

實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握RS觸發(fā)器原理；（3）學(xué)習(xí)用Verilog HDL語言行為級描述方法描述RS觸發(fā)器電路。實(shí)驗(yàn)任務(wù)本實(shí)驗(yàn)的任務(wù)是描述一個RS觸發(fā)器電路，并通過STEP FPGA開發(fā)板的12MHz晶振作為觸發(fā)器時鐘信號clk，撥碼開關(guān)的狀態(tài)作為觸發(fā)器輸入信號S,R，觸發(fā)器的輸出信號Q和非Q，用來分別驅(qū)動開發(fā)板上的LED，在clk上升沿的驅(qū)動下，當(dāng)撥碼開關(guān)狀態(tài)變化時LED狀態(tài)發(fā)生相應(yīng)變化。實(shí)驗(yàn)原理基本RS觸發(fā)器可以由兩
關(guān)鍵字： RS觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗(yàn)10：七段數(shù)碼管

1. 實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗(yàn)理解和掌握數(shù)碼管驅(qū)動；（3）學(xué)習(xí)用Verilog HDL描述數(shù)碼管驅(qū)動電路。2. 實(shí)驗(yàn)任務(wù)在數(shù)碼管上顯示數(shù)字。3. 實(shí)驗(yàn)原理數(shù)碼管是工程設(shè)計中使用很廣的一種顯示輸出器件。一個7段數(shù)碼管（如果包括右下的小點(diǎn)可以認(rèn)為是8段）分別由a、b、c、d、e、f、g位段和表示小數(shù)點(diǎn)的dp位段組成。實(shí)際是由8個LED燈組成的，控制每個LED的點(diǎn)亮或熄滅實(shí)現(xiàn)數(shù)字顯示。通常數(shù)碼管分為共陽極數(shù)碼管和共陰極數(shù)碼管，結(jié)構(gòu)如下圖
關(guān)鍵字：七段數(shù)碼管 FPGA Lattice Diamond Verilog HDL

Microchip FPGA采用量身定制的PolarFire FPGA和SoC解決方案協(xié)議棧

為智能邊緣設(shè)計系統(tǒng)正面臨前所未有的困難。市場窗口在縮小，新設(shè)計的成本和風(fēng)險在上升，溫度限制和可靠性成為雙重優(yōu)先事項(xiàng)，而對全生命周期安全性的需求也在不斷增長。要滿足這些同時出現(xiàn)的需求，需要即時掌握特殊技術(shù)和垂直市場的專業(yè)知識。沒有時間從頭開始。Microchip Technology Inc.（美國微芯科技公司）今日宣布在其不斷增長的中端FPGA和片上系統(tǒng)（SoC）支持系列產(chǎn)品中增加了九個新的技術(shù)和特定應(yīng)用解決方案協(xié)議棧，涵蓋工業(yè)邊緣、智能嵌入式視覺和邊緣通信。Microchip FPGA業(yè)務(wù)部戰(zhàn)略副總裁S
關(guān)鍵字： Microchip FPGA PolarFire 協(xié)議棧

英特爾計劃將可編程解決方案事業(yè)部作為獨(dú)立業(yè)務(wù)運(yùn)營

英特爾公司宣布計劃拆分旗下的可編程解決方案事業(yè)部（PSG），將其作為獨(dú)立業(yè)務(wù)運(yùn)營。這一決定將賦予PSG所需的自主性和靈活性，以全面加速其發(fā)展，并更有力地參與FPGA行業(yè)的競爭，并廣泛服務(wù)于包括數(shù)據(jù)中心、通信、工業(yè)、汽車和航空航天等領(lǐng)域在內(nèi)的多個市場。英特爾還宣布，英特爾執(zhí)行副總裁Sandra Rivera將擔(dān)任PSG部門的首席執(zhí)行官，同時Shannon Poulin將擔(dān)任首席運(yùn)營官。在英特爾的持續(xù)支持下，PSG部門的獨(dú)立運(yùn)營預(yù)計將于2024年1月1日開始。英特爾預(yù)計在發(fā)布2024年第一季度財報時，將PSG
關(guān)鍵字：英特爾 PSG FPGA

美股周五：芯片龍頭股普遍上漲，AMD漲幅超過4%，臺積電、英偉達(dá)、ARM等漲幅超過2%

10月7日消息，美國時間周五，美股收盤主要股指全線上漲。投資者評估了美國9月份就業(yè)報告，該報告顯示美國就業(yè)崗位大幅增加，工資增長壓力放緩。道瓊斯指數(shù)收于33407.58點(diǎn)，上漲288.01點(diǎn)，漲幅0.87%；標(biāo)準(zhǔn)普爾500指數(shù)收于4308.50點(diǎn)，漲幅1.18%；納斯達(dá)克指數(shù)收于13431.34點(diǎn)，漲幅1.60%。大型科技股普遍上漲，Meta漲幅超過3%，谷歌、微軟和奈飛漲幅超過2%，蘋果和亞馬遜漲幅超過1%。芯片龍頭股普遍上漲，AMD漲幅超過4%，臺積電、英偉達(dá)、ARM等漲幅超過2%。新能源汽車熱門股普
關(guān)鍵字：芯片龍頭股 AMD 臺積電英偉達(dá) ARM