EEPW首頁(yè) >>
主題列表 >>
簡(jiǎn)介
簡(jiǎn)介 文章 最新資訊
MAX1472 ASK發(fā)送器的輸出匹配網(wǎng)絡(luò)設(shè)計(jì)簡(jiǎn)介

- MAX1472是以晶體為參考時(shí)鐘的鎖相環(huán)發(fā)送器,設(shè)計(jì)用于發(fā)送300MHz至450MHz頻段的OOK/ASK數(shù)據(jù)。器件最高可支持100kbps的數(shù)據(jù)速率。系統(tǒng)匹配在50Omega;時(shí),MAX1472 PA能夠提供大于+10dBm的輸出功率,并保持高于43%的效率
- 關(guān)鍵字: 網(wǎng)絡(luò) 設(shè)計(jì) 簡(jiǎn)介 匹配 輸出 ASK 發(fā)送 MAX1472
FPGA/CPLD設(shè)計(jì)思想與技巧簡(jiǎn)介

- FPGA/CPLD設(shè)計(jì)思想與技巧簡(jiǎn)介,本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧:乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化,都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn),合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作中取得事半功倍的效果?!
- 關(guān)鍵字: 簡(jiǎn)介 技巧 設(shè)計(jì)思想 FPGA/CPLD
基于FPGA的雙模前置小數(shù)分頻器的設(shè)計(jì)簡(jiǎn)介

- 基于FPGA的雙模前置小數(shù)分頻器的設(shè)計(jì)簡(jiǎn)介, 頻率合成技術(shù)是現(xiàn)代通訊系統(tǒng)的重要組成部分,他將一個(gè)高穩(wěn)定和高準(zhǔn)確度的基準(zhǔn)頻率,經(jīng)過四則運(yùn)算,產(chǎn)生同樣穩(wěn)定度和基準(zhǔn)度的頻率。分頻器是集成電路中最基礎(chǔ)也是最常用的電路。整數(shù)分頻器的實(shí)現(xiàn)比較簡(jiǎn)單,可采用標(biāo)準(zhǔn)
- 關(guān)鍵字: 設(shè)計(jì) 簡(jiǎn)介 小數(shù)分 前置 FPGA 雙模 基于
數(shù)據(jù)庫(kù)復(fù)制的設(shè)計(jì)和管理簡(jiǎn)介
- 【摘 要】 介紹數(shù)據(jù)庫(kù)復(fù)制在分布式數(shù)據(jù)庫(kù)系統(tǒng)中的應(yīng)用、設(shè)計(jì)和管理,給出了設(shè)計(jì)步驟和設(shè)計(jì)時(shí)考慮的因素。對(duì)設(shè)計(jì)和應(yīng)用中出現(xiàn)的沖突問題進(jìn)行了分析并給出了解決辦法。對(duì)于數(shù)據(jù)庫(kù)復(fù)制環(huán)境的維護(hù)和管理也作了陳述。
- 關(guān)鍵字: 簡(jiǎn)介 管理 設(shè)計(jì) 復(fù)制 數(shù)據(jù)庫(kù)
簡(jiǎn)介介紹
您好,目前還沒有人創(chuàng)建詞條簡(jiǎn)介!
歡迎您創(chuàng)建該詞條,闡述對(duì)簡(jiǎn)介的理解,并與今后在此搜索簡(jiǎn)介的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)簡(jiǎn)介的理解,并與今后在此搜索簡(jiǎn)介的朋友們分享。 創(chuàng)建詞條
相關(guān)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
