嵌入式系統(tǒng) 文章進入嵌入式系統(tǒng)技術(shù)社區(qū)

基于VHDL語言的IP核驗證

引言在IC(integrated circuit．集成電路)發(fā)展到超大規(guī)模階段的今天，基于IP(Intellectual Property，知識產(chǎn)權(quán))核的IC設(shè)計及其再利用是保證SoC(system onchip，片上系統(tǒng))開發(fā)效率和質(zhì)量的重要手段。如果能對IP核進行驗證、測試和集成．就可以加速SoC的設(shè)計，而這需要從以下5個方面進行考慮。代碼純化．指在代碼設(shè)計中及完成后進行自定義的、IEEE標準的、設(shè)計重用的、可綜合性和可測試性等方面的規(guī)則檢查；
關(guān)鍵字： IP核 VHDL語言單片機嵌入式系統(tǒng) 驗證

現(xiàn)實標準和32位MCU

當為下一代控制應(yīng)用選擇32位MCU時，必須考慮一點，就是面對某一實際的應(yīng)用，不同供應(yīng)商的處理器雖然在數(shù)據(jù)手冊上看起來或多或少有些相似，但實際上是非常不同的。雖然數(shù)據(jù)手冊中的規(guī)范和Dhrystone（處理器整型數(shù)計算能力）MIPS處理能力給出了一個粗略的評估標準，但必須考慮得更深入以保證MCU有足夠的吞吐量和過載余量來滿足當前和未來的應(yīng)用需求。運行編譯EEMBC汽車標準代碼的測試結(jié)果顯示：看起來類似的三款MCU實際性能差別很大例如，價格低廉、基于ARM的MCU一
關(guān)鍵字： 32位 MCU 單片機嵌入式系統(tǒng) 現(xiàn)實標準

基于IP核的FPGA設(shè)計方法

前　言幾年前設(shè)計專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實現(xiàn), 系統(tǒng)制造公司的設(shè)計人員正越來越多地采用ASIC 技術(shù)集成系統(tǒng)級功能(System L evel In tegrete - SL I) , 或稱片上系統(tǒng)(System on a ch ip ) , 但ASIC 設(shè)計能力跟不上制造能力的矛盾也日益突出。現(xiàn)在設(shè)計人員已不必全部用邏輯門去設(shè)計ASIC, 類似于用集成電路( IC) 芯片在印制板上的設(shè)計,ASIC 設(shè)計人員可以應(yīng)用等
關(guān)鍵字： ASIC CPLD FPGA IP 單片機嵌入式系統(tǒng)

Linux嵌入式系統(tǒng)與硬件平臺的關(guān)系

一、嵌入式系統(tǒng)設(shè)計方法變化的背景嵌入式系統(tǒng)設(shè)計方法的演化總的來說是因為應(yīng)用需求的牽引和IT技術(shù)的推動。隨著微電子技術(shù)的不斷創(chuàng)新和發(fā)展，大規(guī)模集成電路的集成度和工藝水平不斷提高。硅材料與人類智慧的結(jié)合，生產(chǎn)出大批量的低成本、高可靠性和高精度的微電子結(jié)構(gòu)模塊，推動了一個全新的技術(shù)領(lǐng)域和產(chǎn)業(yè)的發(fā)展。在此基礎(chǔ)上發(fā)展起來的器件可編程思想和微處理（器）技術(shù)可以用軟件來
關(guān)鍵字： Linux 嵌入式系統(tǒng)

Montavista linux pro 4.0嵌入式方案

MontaVista 軟件公司是一個世界領(lǐng)先的智能設(shè)備和相應(yīng)基礎(chǔ)部件的系統(tǒng)軟件供應(yīng)商。MontaVista以提供基于GNU/linux的開放源碼軟件解決方案來推動嵌入式系統(tǒng)革命。它由實時操作系統(tǒng)（RTOS）的倡導者James Ready在1999年創(chuàng)立。MontaVista提供的MontaVista Linux家族系列產(chǎn)品滿足了廣泛的軟件開發(fā)商的需要，包含從通信基礎(chǔ)設(shè)施到消費電子的應(yīng)用。MontaVista發(fā)布的多種MontaVista Linux版本包括-專業(yè)版（Professional Edition
關(guān)鍵字： linux Montavista 單片機嵌入式系統(tǒng)

基于并行流水線結(jié)構(gòu)的可重配FIR濾波器的FPGA實現(xiàn)

1 并行流水結(jié)構(gòu)FIR的原理在用FPGA或?qū)Ｓ眉呻娐穼崿F(xiàn)數(shù)字信號處理算法時，計算速度和芯片面積是兩個相互制約的主要問題。實際應(yīng)用FIR濾波器時，要獲得良好的濾波效果，濾波器的階數(shù)可能會顯著增加，有時可能會多達幾百階。因此，有必要在性能和實現(xiàn)復雜性之間做出選擇，也就是選擇不同的濾波器實現(xiàn)結(jié)構(gòu)。這里運用并行流水線結(jié)構(gòu)來實現(xiàn)速度和硬件面積之間的互換和折衷。在關(guān)鍵路徑插入寄存器的流水線結(jié)構(gòu)是提高系統(tǒng)吞吐率的一項強大的實現(xiàn)技術(shù)，并且不需要大量重復設(shè)置硬件。流水線的類型主要分為兩種：算術(shù)流水線和指令流水線
關(guān)鍵字： FIR濾波器 FPGA 并行流水線單片機可重配嵌入式系統(tǒng)

嵌入式系統(tǒng)中LCD驅(qū)動的實現(xiàn)原理

結(jié)合三星公司ARM9系列嵌入式處理器S3C2410，講解如何進行LCD驅(qū)動程序模塊化編程及如何將驅(qū)動程序靜態(tài)加載進系統(tǒng)內(nèi)核。　　LCD（液晶顯示）模塊滿足了嵌入式系統(tǒng)日益提高的要求，它可以顯示漢字、字符和圖形，同時還具有低壓、低功耗、體積小、重量輕和超薄等很多優(yōu)點。隨著嵌入式系統(tǒng)的應(yīng)用越來越廣泛，功能也越來越強大，對系統(tǒng)中的人機界面的要求也越來越高，在應(yīng)用需求的驅(qū)使下，許多工作在Linux下的圖形界面軟件包的開發(fā)和移植工作中都涉及到底層LCD驅(qū)動的開發(fā)問題。因此在嵌入式系統(tǒng)中開發(fā)LCD驅(qū)動
關(guān)鍵字： LCD驅(qū)動嵌入式系統(tǒng) 液晶顯示 LCD

ROHM開發(fā)出單片MP3解碼器LSI

ROHM最近開發(fā)出將USB存儲器/SD存儲卡HOST功能、MP3聲頻解碼器功能、系統(tǒng)控制功能集成于單芯片上的『BU9435KV』型LSI，屬業(yè)界首創(chuàng)。這種LSI是適于CD盒式收錄機、小型組合音響、汽車音響、時鐘收音機等音響設(shè)備使用的產(chǎn)品。這種『BU9435KV』型LSI能夠自動查找USB存儲器和SD存儲卡等存儲介質(zhì)內(nèi)的MP3文件，并很簡單地播放出堪與CD媲美的高音質(zhì)音樂來。這種新產(chǎn)品『BU9435KV』從2007年3月開始供應(yīng)樣品（樣品價格：約人民幣200元）；從2007年4月開始以月產(chǎn)30萬支的規(guī)模大
關(guān)鍵字： LSI MP3解碼器 ROHM 單片機嵌入式系統(tǒng) 消費電子消費電子

半導體制程微細化技術(shù)再突破從65nm到45nm的微觀神話

半導體制程微細化趨勢1965年Intel創(chuàng)始人Moore提出“隨著芯片電路復雜度提升，芯片數(shù)目必將增加，每一芯片成本將每年減少一半”的規(guī)律之后，半導體微細化制程技術(shù)日新月異，結(jié)構(gòu)尺寸從微米推向深亞微米，進而邁入納米時代。半導體制程微細化趨勢也改變了產(chǎn)業(yè)的成本結(jié)構(gòu)，10年前IC設(shè)計產(chǎn)業(yè)投入線路設(shè)計與掩膜制程的費用，僅占總體成本的13%，半導體生產(chǎn)制造成本約占87%。自2003年進入深亞微米制程后，IC線路設(shè)計及掩膜成本便大幅提升到62%。當芯片結(jié)構(gòu)體尺寸小于100納米時，光學光刻技術(shù)便面臨技術(shù)關(guān)鍵：硅晶制程
關(guān)鍵字： 0704_A 半導體單片機電源技術(shù) 模擬技術(shù) 嵌入式系統(tǒng) 消費電子雜志_技術(shù)長廊 IC 制造制程消費電子

音頻信號采集與AGC算法的DSP實現(xiàn)

摘要：在DSP與音頻芯片的良好硬件構(gòu)架上，對輸入的音頻信號做 AGC算法處理——大音頻信號自動壓縮，小音頻信號自動提升，解決了不同節(jié)目音頻不均的問題。關(guān)鍵詞： TMS320VC5402；TLV320AIC23；MCBSP；AGC 引言電臺等由于其自辦頻道的廣告、新聞、廣播劇、歌曲和轉(zhuǎn)播節(jié)目等音頻信號電平大小不一，導致節(jié)目播出時，音頻信號忽大忽小，嚴重影響用戶的收聽效果。在轉(zhuǎn)播時，由于傳輸距離等原因，在信號的輸出端也存在信號大小不一的現(xiàn)象。過去，對大音頻信號采用限幅方式，即對大信號進
關(guān)鍵字： 0704_A AGC MCBSP TLV320AIC23 TMS320VC5402 單片機嵌入式系統(tǒng) 雜志_設(shè)計天地

基于ARM的FPGA加載配置實現(xiàn)

引言基于SRAM工藝FPGA在每次上電后需要進行配置，通常情況下FPGA的配置文件由片外專用的EPROM來加載。這種傳統(tǒng)配置方式是在FPGA的功能相對穩(wěn)定的情況下采用的。在系統(tǒng)設(shè)計要求配置速度高、容量大、以及遠程升級時，這種方法就顯得很不實際也不方便。本文介紹了通過ＡＲＭ對可編程器件進行配置的的設(shè)計和實現(xiàn)。 1 配置原理與方式 1.1 配置原理在FPGA正常工作時，配置數(shù)據(jù)存儲在SRAM單元中，這個SRAM單元也被稱為配置存儲（Configuration RAM）。由于SRAM是易失性的存
關(guān)鍵字： ARM FPGA 單片機配置嵌入式系統(tǒng)

AMI推出推出單芯片LIN收發(fā)器和穩(wěn)壓器IC

　　AMI Semiconductor (AMIS)宣布推出一種新型器件，將LIN（局域互聯(lián)網(wǎng)絡(luò)）收發(fā)器和穩(wěn)壓器功能集成于一個單一的低功耗、混合信號芯片上。具有高集成度的AMIS-40615和AMIS-40616，讓汽車設(shè)計工程師可以在提高可靠性同時實現(xiàn)減少組件數(shù)量、降低功耗、減少基于LIN的車內(nèi)網(wǎng)絡(luò)(IVN) 應(yīng)用的成本。　　AMIS-40615和AMIS-40616是小型器件，分別提供對3.3V和5.0V電壓的控制，設(shè)計連接LIN協(xié)議控制器和物理總線。集成的LIN收發(fā)器提供20kbaud的傳輸速率
關(guān)鍵字： AMI LIN 單片機嵌入式系統(tǒng) 收發(fā)器穩(wěn)壓器

Cadence發(fā)布Cadence Encounter數(shù)字IC設(shè)計平臺最新版

　　Cadence設(shè)計系統(tǒng)公司發(fā)布Cadence Encounter® 數(shù)字IC設(shè)計平臺的最新軟件版本，增加了業(yè)內(nèi)領(lǐng)先的功能特性，包括全芯片優(yōu)化、面向65納米及以下工藝的超大規(guī)?；旌闲盘栐O(shè)計支持，具有對角布線能力的Encounter X Interconnect Option，以及之前已經(jīng)公布支持的基于Si2通用功率格式（CPF）1.0版本的低功耗設(shè)計。新平臺提供了L、XL和GXL三種配置，為先進半導體設(shè)計提供更佳的易用性，更短的設(shè)計時間以及更高的性能。　　“最新版本Encounter平臺的發(fā)
關(guān)鍵字： Cadence IC設(shè)計單片機嵌入式系統(tǒng) EDA IC設(shè)計

Tensilica獲ByteTools JTAG仿真器支持

ByteTools和Tensilica 公司今天共同宣布，Tensilica Diamond標準內(nèi)核和Xtensa可配置處理器內(nèi)核的所有客戶可以開始獲得ByteTools公司為Tensilica設(shè)計的低成本Catapult JTAG probe。用戶不需要安裝任何額外的軟件，只需采用Tensilica 提供的軟件開發(fā)工具，既可使用Catapult Probe。Catapult Probe 的接口是標準的XOCD 14
關(guān)鍵字： JTAG Tensilica 單片機嵌入式系統(tǒng) 測試測量

基于SYSTEM C的FPGA設(shè)計方法

一、概述隨著VLSI的集成度越來越高，設(shè)計也越趨復雜。一個系統(tǒng)的設(shè)計往往不僅需要硬件設(shè)計人員的參與，也需要有軟件設(shè)計人員的參與。軟件設(shè)計人員與硬件設(shè)計人員之間的相互協(xié)調(diào)就變的格外重要，它直接關(guān)系到工作的效率以及整個系統(tǒng)設(shè)計的成敗。傳統(tǒng)的設(shè)計方法沒有使軟件設(shè)計工作與硬件設(shè)計工作協(xié)調(diào)一致，而是將兩者的工作割裂開來。軟件算法的設(shè)計人員在系統(tǒng)設(shè)計后期不能為硬件設(shè)計人員的設(shè)計提供任何的幫助。同時現(xiàn)在有些大規(guī)模集成電路設(shè)計中往往帶有DSP Core或其它CPU Core。這些都使得單
關(guān)鍵字： C FPGA SYSTEM 單片機嵌入式系統(tǒng)

共4176條 140/279 |‹ « 138 139 140 141 142 143 144 145 146 147 » ›|

嵌入式系統(tǒng)介紹

嵌入式系統(tǒng) 嵌入式系統(tǒng)的核心是嵌入式微處理器。嵌入式微處理器一般就具備以下4個特點： 1）對實時多任務(wù)有很強的支持能力，能完成多任務(wù)并且有較短的中斷響應(yīng)時間，從而使內(nèi)部的代碼和實時內(nèi)核心的執(zhí)行時間減少到最低限度。 2）具有功能很強的存儲區(qū)保護功能。這是由于嵌入式系統(tǒng)的軟件結(jié)構(gòu)已模塊化，而為了避免在軟件模塊之間出現(xiàn)錯誤的交叉作用，需要設(shè)計強大的存儲區(qū)保護功能，同時也有利于軟件診 [ 查看詳細 ]