首頁 > 新聞中心 > 牛人業(yè)話
入門 結合一兩個小項目把上面所說的事情都做好后，差不多就可以進入入門的階段了(要求稍微嚴格了一點點，呵呵)。 入門階段要學的有：設計時序;理解約束的原理及如何加約束。 先談談設計時序。 設計時......
入門前 剛才開始接觸邏輯設計很多人會覺得很簡單：因為verilog的語法不多，半天就可以把書看完了。但是很快許多人就發(fā)現這個想法是錯誤的，他們經常埋怨綜合器怎么和自己的想法差別這么大：它竟然連用for循環(huán)寫的一......
我接觸邏輯設計有三年多的時間了，說是三年，其實真正有大的提高就是在公司實習的那一年期間。在即將去公司報到之前，把一些東西寫下來，希望讓大家少走些彎路。 學習邏輯設計首先要有項目掛靠，如果你覺得未來一段時間你都不......
近日，LED驅動電路設計方面的資深達人DougBailey總結了設計工作中需要注意的問題和親身設計心得，為大家分享總結如下： 一、不要使用雙極型功率器件 DougBailey指出由于雙極型功率器件比MOS......
從事嵌入式軟件開發(fā)的好處是： 1 目前國內外這方面的人都很稀缺。 一方面，是因為這一領域入門門檻較高，不僅要懂較底層軟件(例如操作系統(tǒng)級、驅動程序級軟件)，對軟件專業(yè)水平要求較高(嵌入式系統(tǒng)對軟件設計的時......
電流反饋 (CFB) 放大器大部分歸屬高速放大器范疇。近年來所推出的大量良好應用指南主要用來介紹應用電流反饋放大器的工作以及其中所遇到的主要問題。這里我們將通過簡短的文字加以總結。 CFB 放大器具有一個高阻抗......
在FPGA內部資源中，RAM是較為常用的一種資源。 通常實例化RAM中，一種使用為BLOCK RAM 也就是塊RAM 。另外資源可以通過寄存器搭，也就是分布式RAM。前者一般用于提供較大的存儲空間，后者則提供小......
FIFO在FPGA設計中除了上篇所介紹的功能之外， 還有以下作為以下功能使用： (1) 內存申請 在軟件設計中，使用malloc()和free()等函數可以用于內存的申請和釋放。特別是在有操作系統(tǒng)的環(huán)境下......
FIFO是FPGA內部一種常用的資源，可以通過FPGA廠家的的IP生成工具生成相應的FIFO。FIFO可分為同步FIFO和異步FIFO，其區(qū)別主要是，讀寫的時鐘是否為同一時鐘，如使用一個時鐘則為同步FIFO，讀寫時鐘......
工程更改(ECO)將推高設計成本，造成產品開發(fā)大量延遲，進而延遲產品上市時間。然而，通過認真思考經常發(fā)生問題的七大關鍵領域，可以規(guī)避大多數ECO。這七大領域是：元器件選擇，存儲器，濕度敏感等級(MSL)，可測性設計(......
43.2%在閱讀
23.2%在互動
