解決串行接口中的信號(hào)完整性問(wèn)題(05-100)

• 　　阻抗不匹配造成的反射會(huì)導(dǎo)致形成差分對(duì)的信號(hào)線(圖2)出現(xiàn)過(guò)沖、下沖和振鈴,以及接收眼縮小。

　　布線層的變更、跳出路徑設(shè)計(jì)不當(dāng)和連接器選擇不當(dāng)也會(huì)造成信號(hào)中產(chǎn)生不匹配的人為干擾。串行RapidIO 接口的阻抗要求是100Ω差分。建議的構(gòu)造方法是采用邊緣耦合差分帶狀線(或稱共面帶狀線),圖3 顯示的正是這種方法,圖中同時(shí)提供了單端和差分阻抗的方程式。布線時(shí)應(yīng)當(dāng)最大限度地減少在不同層之間的轉(zhuǎn)換。除了BGA 襯墊之外,通常每個(gè)路徑最多允許兩個(gè)通路。

• 　　回流電流路徑的定義是電流回到出發(fā)點(diǎn)時(shí)經(jīng)過(guò)的路徑- 通過(guò)地層、電源層、其它信號(hào)路徑以及通過(guò)IC。返回路徑的完整性可通過(guò)繪制一個(gè)追蹤電流從驅(qū)動(dòng)器經(jīng)信號(hào)導(dǎo)線到達(dá)接收器的環(huán)路來(lái)進(jìn)行評(píng)估- 循環(huán)的區(qū)域越小,產(chǎn)生的自感應(yīng)系數(shù)也越低。

　　以下設(shè)計(jì)規(guī)則適用于所有的返回路徑。

　　-不要通過(guò)參考層的裂口傳送受阻抗約束的信號(hào)。

　　-不要在參考層上傳送信號(hào)。

　　-更改信號(hào)層不能強(qiáng)迫返回路徑對(duì)參考層進(jìn)行更改。如果必須對(duì)參考層進(jìn)行更改,請(qǐng)從一個(gè)VSS 參考層更改到另一個(gè)VSS 參考層,并在盡可能接近信號(hào)通路的地方放置一個(gè)連接這兩個(gè)層的通路。此規(guī)則同樣也適用于從一個(gè)VCC 層到另一個(gè)VCC 層進(jìn)行參考層更改。

　　-不要通過(guò)通路反面襯墊或插槽反面襯墊發(fā)送信號(hào)。

• 　　如果屬于不同信號(hào)組的路徑之間距離太近,則便會(huì)造成串音。在串行通訊鏈接中,結(jié)果就是由于抖動(dòng)而造成接收眼閉合。出現(xiàn)這種情況也可能是因?yàn)槁窂角€實(shí)施不當(dāng),一部分信號(hào)采用短路徑(曲線的跳躍足),而主信號(hào)卻采用長(zhǎng)路徑,從而引起路徑長(zhǎng)度匹配出現(xiàn)問(wèn)題。在非常密集的設(shè)計(jì)中,串音可以通過(guò)使用保護(hù)路徑來(lái)解決,在保護(hù)路徑中線路平行地到達(dá)信號(hào)路徑并連接到參考。
• 　　時(shí)鐘產(chǎn)生和緩沖可能會(huì)導(dǎo)致噪音,除非非常注意一些細(xì)節(jié),例如去耦和制造商的布局指南,這樣才能確保最高質(zhì)量的輸出。必須嚴(yán)格控制路徑的阻抗,以避免產(chǎn)生不希望的反射。設(shè)計(jì)的復(fù)雜性以及在電源層和地層引入布線間隙也可能會(huì)導(dǎo)致時(shí)鐘產(chǎn)生器產(chǎn)生很高的噪音。
• 　　如果沒(méi)有為瞬時(shí)電流提供足夠的銅線或者去耦電容器的位置不當(dāng),那么便會(huì)造成電源分配。單端平行總線會(huì)在電源層和地層產(chǎn)生瞬時(shí)電流,從而產(chǎn)生噪音。
• 　　在高比特率系統(tǒng)中應(yīng)當(dāng)使用由專為高頻率和G 級(jí)應(yīng)用而設(shè)計(jì)的電纜和連接器組成的互連。使用錯(cuò)誤的類型或者電纜和連接器搭配不當(dāng)將會(huì)降低信號(hào)的質(zhì)量,而且不能恢復(fù)。
• 　　在選擇組件時(shí),必須選擇一家合適的制造商,其組件應(yīng)該專為解決高速設(shè)計(jì)問(wèn)題而設(shè)計(jì)。設(shè)備必須提供充足的功耗能力以及正確放置和分隔的地面連接,以避免芯片核心供應(yīng)不穩(wěn)定,避免增加噪音,并利用有效的退耦策略進(jìn)行補(bǔ)充。對(duì)于控制噪音來(lái)說(shuō),核心邏輯電源和地面同I/O電源和地面之間的分隔也是至關(guān)重要的。合適的設(shè)備加上優(yōu)秀的設(shè)計(jì)將有助于滿足高速要求,并使設(shè)計(jì)人員能夠有效地解決信號(hào)完整性問(wèn)題。

 

　　圖3 建議的邊緣耦合差分帶狀線配置,圖中給出了單端阻抗Z0 和差分阻抗Zdiff 的方程式

 

　　圖4 Tsi568A串行RapidIO交換機(jī)接口的結(jié)構(gòu)圖

　　16端口串行交換機(jī)

　　Tundra Semiconductor 公司 Tsi568A是一種基于標(biāo)準(zhǔn)的高性能16 端口串行RapidIO交換機(jī)。RapidIO 是一種專為滿足當(dāng)前和未來(lái)嵌入式應(yīng)用需要而設(shè)計(jì)的點(diǎn)對(duì)點(diǎn)分組交換互連協(xié)議,它能夠在處理器、橋、遠(yuǎn)程內(nèi)存或嵌入式應(yīng)用中的數(shù)據(jù)層處理元素之間提供高速的串行互連。圖4 顯示了該設(shè)備的主要組件。

　　最典型的應(yīng)用是無(wú)線嵌入式通訊(節(jié)點(diǎn)B、無(wú)線網(wǎng)絡(luò)控制器和媒體網(wǎng)關(guān))。

　　Tsi568A 專為實(shí)現(xiàn)最高的信號(hào)完整性標(biāo)準(zhǔn)而設(shè)計(jì),它包含了低噪音邏輯核心和高性能倒裝芯片BGA 封裝等功能。

　　結(jié)語(yǔ)

　　只要遵循一些基本但是十分重要的設(shè)計(jì)原則,就能夠在系統(tǒng)中使用高頻率互連(例如RapidIO)而不會(huì)遇到傳統(tǒng)的信號(hào)完整性不佳的問(wèn)題。如果能夠盡量縮短路徑和信號(hào)通道,采用地層進(jìn)行屏蔽,或是彼此之間能夠保證物理隔離,并且能夠仔細(xì)避免阻抗不匹配,那么便可以輕松獲得良好的信號(hào)完整性?！?/p>