采用可配置處理器技術(shù)構(gòu)建多發(fā)射向量DSP

音頻、視頻、圖像等所有媒體的數(shù)字化對信號處理提出了越來越高的要求，這些數(shù)字信號數(shù)據(jù)內(nèi)容需要建立、存儲、傳輸和重放。同時，越來越多的通信和娛樂傳輸系統(tǒng)是便攜式的，這需要極大地提高信號處理的帶寬。日益增長的信號處理負載使得電氣功耗成為信號處理系統(tǒng)的制約因素。
　　DSP是進行數(shù)字信號處理的絕好選擇，因為數(shù)字信號處理器可以編程，并且在當今數(shù)字媒體處理飛速變化的世界里可以容易地處理眾多變化的標準。然而，通用DSP的“通用性”使得其并非對所有應用都能夠?qū)崿F(xiàn)很好的功耗效率（power-efficient）。
　　硬線連接的信號處理模塊通常有比較好的功耗效率，但是缺少DSP那樣的靈活性和可編程特性?？膳渲锰幚砥骷夹g(shù)通過建立針對某一特定任務屬性正確的、功能豐富和可編程的DSP，在DSP的固定ISA（指令集體系結(jié)構(gòu)）靈活性和可編程特性與硬線連接模塊的功耗有效性之間建立起橋梁。 Tensilica的Vectra LX是這種概念很好的詮釋。Vectra LX是一個定點的向量DSP引擎，該引擎是通過配置選項在Xtensa LX可配置處理器的基礎(chǔ)上建立起來的。

本文引用地址：http://2s4d.com/article/8017.htm

　　可配置架構(gòu)
　　Vectra LX定點DSP引擎是Xtensa LX微處理器內(nèi)核的一種配置。該定點DSP引擎是一個3發(fā)射的SIMD處理器，具有四個乘法器/累加器（四個MAC），它可以處理128位的向量。128位向量可以分成8個16位或者4個32位的元素。整個Vectra LX DSP引擎是用TIE（Tensilica’s Instruction Extension）語言開發(fā)的，通過修改可以適合目標應用領(lǐng)域。正像圖1所示，Vectra LX DSP引擎增加了16個向量寄存器（每個寄存器160位寬）、四個128位的向量隊列寄存器、第二個加載/存儲單元和210多條現(xiàn)有Xtensa LX處理器指令集體系結(jié)構(gòu)中的通用DSP指令。

　　基本的Xtensa LX處理器是一個單發(fā)射的微處理器，具有16位和24位指令。但是，Tensilica的處理器產(chǎn)生器（processor generator）能夠讓開發(fā)人員增加更寬的指令字長。通過一種稱為可變長度指令擴展FLIX（Flexible-Length Instruction Extensions）的技術(shù)為處理器指令集增添多個獨立操作。FLIX指令寬度可以為32位或者64位，并且由于Xtensa LX處理器已經(jīng)設(shè)計成可以處理多種指令寬度，因此多操作FLIX指令可以在處理器代碼流中自由組合，并且可以和現(xiàn)有的單發(fā)射Xtensa LX處理器指令連接在一起。
　　當開發(fā)人員選擇Vectra LX DSP引擎配置選項時，Tensilica的處理器產(chǎn)生器會自動將DSP引擎的RTL代碼添加到可綜合的 Xtensa LX處理器中。新的Vectra LX指令被添加到處理器自動產(chǎn)生的軟件工具集（編譯器、匯編器、調(diào)試器、指令集仿真器ISS和實時操作系統(tǒng)RTOS接口）中。Vectra LX使得Xtensa LX處理器門數(shù)增加20萬~25萬門。這些增加的門數(shù)中的大部分用于構(gòu)建Vectra LX DSP引擎中的寄存器和執(zhí)行部件，因為通用處理器和DSP引擎擴展可以共享處理器中現(xiàn)有的取指令和指令譯碼部件，所以那些硬件模塊不需要重新復制。然而，需要增加一些邏輯用于對新的指令進行譯碼。圖2為Vectra LX DSP引擎配置選項中增加的寄存器和執(zhí)行部件框圖。

　　圖3表示三操作Vectra LX指令字格式。指令字中最右邊四位表示該指令寬度為64位。剩下的60位指令字長度不等地分布在三個操作指令槽中：一個24位和兩個18位的指令槽。Vectra LX指令字中的24位操作指令槽（指令字中第4位到第27位）可放置Xtensa LX處理器中所有80條基本指令，包括控制第一個加載/存儲單元的操作。該操作指令槽還可以處理擴展的128位加載/存儲指令，此指令可將信息存到Vectra LX寬向量寄存器中，也可以從該向量寄存器讀出信息。

　　24位的操作指令槽能提供足夠?qū)挼木幋a位數(shù)，允許加載和存儲指令在指令槽中指定對齊或者非對齊加載和存儲操作，如圖4所示。非對齊加載和存儲操作幫助相關(guān)的向量化編譯器處理存儲器數(shù)據(jù)陣列，這些數(shù)據(jù)陣列可以任意方式對齊，因為編譯器產(chǎn)生的代碼有時是非對齊的數(shù)據(jù)陣列，這將降低DSP的性能。然而，這種性能損失可以通過DSP引擎以非對齊加載和存儲操作方式提供的支持加以補償。

　　Vectra LX DSP引擎的對齊寄存器提供部分向量存儲功能，這些對齊寄存器在非對齊加載或者存儲字符串的開始用第一個部分向量進行初始化。后續(xù)的非對齊加載或者存儲操作隱含地和新的向量數(shù)據(jù)進行合并，這些向量數(shù)據(jù)經(jīng)過循環(huán)移位并和部分對齊寄存器內(nèi)容相連接，在對齊寄存器中將整個向量組合在一起。這些非對齊加載和存儲操作還為下一個非對齊加載或者存儲操作準備好對齊寄存器，以便使得一系列連續(xù)的非對齊加載或者存儲操作能和對齊數(shù)據(jù)近似相同的效率將數(shù)據(jù)送入或者送出非對齊數(shù)據(jù)陣列。
　　Vectra LX DSP引擎采用第一個18位操作指令槽（第28位到第45位）來放置4