SoC設(shè)計(jì)：利用SoC互聯(lián)IP來增強(qiáng)物理布局

　　Arteris，讓人聯(lián)想起arteries(動(dòng)脈)。顧名思義，該公司要做SoC中IP和功能塊之間互聯(lián)的動(dòng)脈。2013年筆者就采訪過這家年輕的初創(chuàng)公司，市場副總裁Kurt Shuler的生動(dòng)講演就給筆者留下過深刻印象，他提出了NoC(Network on a Chip)概念，這當(dāng)然不是網(wǎng)絡(luò)芯片的意思，而是一種在SoC內(nèi)部加速IP和各功能塊之間互聯(lián)的IP。之所以叫NoC，因?yàn)樵摴镜膭?chuàng)始人過去是網(wǎng)絡(luò)出身，認(rèn)為可以把網(wǎng)絡(luò)概念移植到芯片上。

　　在2015年Globalpress公司舉辦的Euroasia Press’ tour(歐亞媒體赴美采訪團(tuán))上，Arteris又帶來了哪些新特色?Kurt稱在其NoC互聯(lián)上增加了物理意識(shí)(awareness)。

　　FlexNoC好在哪兒?

　　一句話，F(xiàn)lexNoC解決了布局布線的問題。一般地，芯片越小電阻越大，距離更近更容易引起信號(hào)干擾，更多的晶體管意味著更多的連線。通過可視化的拓?fù)涓┮晥D， Arteris IP——FlexNoC自動(dòng)產(chǎn)生一個(gè)架構(gòu)來優(yōu)化時(shí)序和布線(routing)。

　　具體地，F(xiàn)lexNoC的互聯(lián)有三類：FlexNoC工具，F(xiàn)lexNoC庫和SoC系統(tǒng)特性。

　　其中，F(xiàn)lexNoC互聯(lián)IP庫的特點(diǎn)是自動(dòng)、可擴(kuò)展、靈活的硬件架構(gòu)(如下圖)?？蓪?shí)現(xiàn)打包交易、NoC傳輸，提供SoC服務(wù)、芯片間連接等。使IP處理器核廠商ARM、CEVA、Tensilica、MIPS，與EDA工具廠商和代工廠商順利對(duì)接。

　　28nm及以下的物理互聯(lián)IP挑戰(zhàn)是：1.架構(gòu)需要SoC拓?fù)涞目梢暬锢碛绊懀?.TL(晶體管邏輯)工程師需要花費(fèi)數(shù)月手工增加管線(pipeline)，3.布局工程師得到的互聯(lián)IP RTL不是物理驗(yàn)證的。

　　為什么互聯(lián)如此重要?看看下圖的線RC與門延遲之間的鴻溝就可知曉。

　　SoC IP的布局圖大概如下所示。如此復(fù)雜，不可能用一個(gè)時(shí)鐘周期走完一個(gè)28nm SoC。因?yàn)槲锢砭嚯x決定這些管線的數(shù)量。例如，NoC在時(shí)鐘600MHz=1.67ns循環(huán)時(shí)間時(shí)，可用時(shí)間是1.42ns;傳輸延遲0.644ns/mm(最好在28nm、TSMC 28HPM工藝時(shí));管線-管線最大距離是2.2mm。

　　新的FlexNoC Physical的特點(diǎn)是：具有物理意識(shí)與自動(dòng)時(shí)序收斂。1.采用自動(dòng)化的管線插入，可以節(jié)省1~3個(gè)月的迭代時(shí)間;2.節(jié)省10%~15%的互聯(lián)面積，而不必用過度設(shè)計(jì)(overdesign)的方法，產(chǎn)生額外的管線數(shù)量。3.節(jié)省2~4個(gè)重要的延遲循環(huán)，方法是通過匹配時(shí)序目標(biāo)來實(shí)現(xiàn)每個(gè)NoC IP，而不是過度設(shè)計(jì)。4.給布局過程提供的一個(gè)更好的起點(diǎn)，來減少布局循環(huán)和提高布線的效率。

　　據(jù)悉，TI、三星、Altera和華為海思等是Arteris FlexNoC的客戶。