信號完整性問題及其解決方法
加入技術(shù)交流群
信號完整性(Signal Integrity)是指信號未受到損傷的一種狀態(tài)，它表示信號質(zhì)量和信號傳輸后仍保持正確的功能特性。良好的信號完整性是指在需要時信號仍能以正確的時序和電壓電平值作出響應(yīng)。隨著高速器件的使用和高速數(shù)字系統(tǒng)設(shè)計越來越多，系統(tǒng)數(shù)據(jù)速率、時鐘速率和電路密集度都在不斷增加。在這種設(shè)計中，系統(tǒng)快斜率瞬變和工作頻率很高，電纜、互連、印制板(PCB)和硅片將表現(xiàn)出與低速設(shè)計截然不同的行為，即出現(xiàn)信號完整性問題。
本文引用地址：http://2s4d.com/article/2808.htm信號完整性問題能導(dǎo)致或者直接帶來信號失真，定時錯誤，不正確數(shù)據(jù)、地址和控制線以及系統(tǒng)誤工作甚至系統(tǒng)崩潰，解決不好會嚴重影響產(chǎn)品性能并帶來不可估量的損失，已成為高速產(chǎn)品設(shè)計中非常值得注意的問題。
信號完整性問題的真正起因是不斷縮減的信號上升與下降時間。一般來說，當信號跳變比較慢即信號的上升和下降時間比較長時， PCB中的布線可以建模成具有一定數(shù)量延時的理想導(dǎo)線而確保有相當高的精度。此時，對于功能分析來說，所有連線延時都可以集總在驅(qū)動器的輸出端，于是，通過不同連線連接到該驅(qū)動器輸出端的所有接收器的輸入端在同一時刻觀察都可得到相同波形。
然而，隨著信號變化的加快，信號上升時間和下降時間縮短，電路板上的每一個布線段由理想的導(dǎo)線轉(zhuǎn)變?yōu)閺?fù)雜的傳輸線。此時信號連線的延時不能再以集總參數(shù)模型的方式建模在驅(qū)動器的輸出端，同一個驅(qū)動器信號驅(qū)動一個復(fù)雜的PCB連線時，電學上連接在一起的每一個接收器上接收到的信號就不再相同。從實踐經(jīng)驗中得知，一旦傳輸線的長度大于驅(qū)動器上升時間或者下降時間對應(yīng)的有效長度的1/6，傳輸線效應(yīng)就會出來，即出現(xiàn)信號完整性問題，包括反射、上沖和下沖、振蕩和環(huán)繞振蕩、地電平面反彈和回流噪聲、串擾和延遲等。
表1列出了高速電路設(shè)計中常見的信號完整性問題，以及可能引起該信號完整性的原因，并給出了相應(yīng)的解決方法。
目前，解決信號完整性問題的方法主要有電路設(shè)計、合理布局和建模仿真。
電路設(shè)計中，通常采用以下方法來解決信號完整性問題：
·控制同步切換輸出數(shù)量，控制各單元的最大邊沿速率 (dI/dt和dV/dt)，從而得到最低且可接受的邊沿速率；
·為高輸出功能塊(如時鐘驅(qū)動器)選擇差分信號；
·在傳輸線上端接無源元件(如電阻、電容等)，以實現(xiàn)傳輸線與負載間的阻抗匹配。端接策略的選擇應(yīng)該是對增加元件數(shù)目、開關(guān)速度和功耗的折中，且端接串聯(lián)電阻R或RC電路應(yīng)盡量靠近激勵端或接收端。
布線非常重要，設(shè)計者應(yīng)該在不違背一般原則的前提下，利用現(xiàn)有的設(shè)計經(jīng)驗，綜合多種可能的方案，優(yōu)化布線，消除各種潛在的問題。一方面要充分利用現(xiàn)有的、已經(jīng)過驗證的布線經(jīng)驗，將它們應(yīng)用于布線工作中；另一方面要積極利用一些信號完整性方面的仿真工具，約束、指導(dǎo)布線。
合理進行電路建模仿真是最常見的信號完整性解決方法。在高速電路設(shè)計中，仿真分析越來越顯示出優(yōu)越性。它給設(shè)計者以準確、直觀的設(shè)計結(jié)果，便于及早發(fā)現(xiàn)問題，及時修改，從而縮短設(shè)計時間，降低設(shè)計成本。
在進行電路建模仿真過程中，設(shè)計者應(yīng)對相關(guān)因素作合理估計，依據(jù)適當?shù)姆抡婀ぞ呓⒑侠砟Ｐ汀τ?/font>IC應(yīng)用，可利用仿真來選擇合理的端接元件并優(yōu)化元器件布局，完成正確的端接策略和布局約束機制，從而解決信號完整性問題。
要真正在電路設(shè)計、合理布局和建模仿真中解決信號完整性問題，相應(yīng)的EDA工具是不可缺少的。下面我們將具體介紹利用仿真工具來進行信號完整性問題分析的方法。
IBIS模型是一種基于V/I曲線對I/O buffer快速準確建模的方法，是反映芯片驅(qū)動和接收電氣特性的一種國際標準，它提供一種標準的文件格式來記錄如驅(qū)動源輸出阻抗、上升/下降時間及輸入負載等參數(shù)以及驅(qū)動器、接收器的行為描述，但不泄漏電路內(nèi)部構(gòu)造的知識產(chǎn)權(quán)細節(jié)。欲使用IBIS進行實際的仿真，需要先完成以下工作：
(1) 獲取有關(guān)芯片驅(qū)動器和接收器的原始信息源；
(2) 獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式的方法；
(3) 提供用于仿真的可被計算機識別的布局布線信息；
(4) 提供一種能夠讀取IBIS和布局布線格式并能夠進行分析計算的軟件工具；
IBIS提供兩條完整的V-I曲線，分別代表驅(qū)動器為高電平和低電平狀態(tài)，以及在確定轉(zhuǎn)換速度下狀態(tài)轉(zhuǎn)換的曲線。V-I曲線的作用在于為IBIS提供保護二極管、TTL圖騰柱驅(qū)動源和射極跟隨輸出等非線形效應(yīng)的建模能力。
由上可知，IBIS模型的優(yōu)點可以概括為：
·在I/O非線形方面能夠提供準確的模型，同時考慮了封裝的寄生參數(shù)與ESD結(jié)構(gòu)；
·提供比結(jié)構(gòu)化的方法更快的仿真速度；
·可用于系統(tǒng)板級或多板的信號完整性分析仿真。可用IBIS模型分析的信號完整性問題包括：串擾、反射、振蕩、上沖、下沖、阻抗不匹配、傳輸線分析、拓撲結(jié)構(gòu)分析等。IBIS尤其能夠?qū)Ω咚僬袷幒痛當_進行準確精細的仿真，可用于檢測最壞情況的上升時間條件下的信號行為及一些物理檢測無法解決的情況。
(1)器件選擇
為實現(xiàn)某一功能，很多廠家都可提供相應(yīng)的器件完成。這樣，在主器件已定的情況下，究竟選哪一廠家的器件為好，在低速系統(tǒng)設(shè)計中不成問題。但在高速系統(tǒng)設(shè)計中就可能成為重要問題之一，因為不同器件之間匹配效果不同。這時，如果我們利用仿真工具先進行一下仿真，將主器件與各外圍器件之間的匹配情況先行掌握，那么在設(shè)計真正開始之前我們就能將最匹配的器件選中，從而一開始就將信號完整性問題加以控制。
(2)確認仿真分析的信號
對于一般高速PCB設(shè)計來說，不要求所有的信號都要做信號完整性分析，因為有些信號屬于低速信號且對信號的要求不太嚴格。這時只對要求嚴格的信號進行仿真即可，節(jié)約研發(fā)時間。
(3) 獲取模型
模型的正確與否將直接影響到仿真結(jié)果，因此必須保證元器件的模型參數(shù)能正確反應(yīng)仿真的規(guī)定條件，如頻率、電平等。
(4)定義仿真參數(shù)
仿真參數(shù)，是指驅(qū)動源的開關(guān)速度、布線最大/最小允許長度、傳輸線阻抗、阻抗容限及PCB參數(shù)等。 在仿真前，定義好各種仿真參數(shù)是很重要的，因為參數(shù)不準確，仿真結(jié)果將不可信。同時，采用哪種分析方式也要謹慎考慮，設(shè)計后的信號反射及串擾往往能反映實際走線的真實情況。而對于約束條件，一定要根據(jù)邏輯電平要求和器件本身的參數(shù)去確定，可通過元器件的電氣參數(shù)、規(guī)格書等來確認合理的值。
(5)仿真分析
當所有條件和參數(shù)設(shè)定好后，即可開始進行仿真計算了。由于信號多且計算量大，因此，最好先找一些最極端的條件來仿真，如最短、最大的長度等。這樣可及時發(fā)現(xiàn)問題，并做出修改。
(6)分析輸出結(jié)果并保存分析資源
輸出結(jié)果有報表和波形兩種方式。對于多個網(wǎng)絡(luò)分析，通常是先看報表，如果發(fā)現(xiàn)可疑和超出范圍的報告數(shù)據(jù)，再看波形分析原因。預(yù)走線分析的結(jié)果通常是用于產(chǎn)生約束條件，而走線后分析的結(jié)果則是驗證真實的設(shè)計能否滿足所規(guī)定的約束條件。一旦發(fā)現(xiàn)數(shù)據(jù)超出范圍，應(yīng)該找出解決方法，并再次仿真。通常的解決方法有檢查電源、地層分配，拓撲結(jié)構(gòu)，終端匹配的方法，改用不同速度的器件，以及重新擺放器件等。具體根據(jù)設(shè)計的方式方法不同而分析原因。
當分析完成后，就可將獲得的約束條件等電氣規(guī)則保存下來并嵌入到具體的PCB布局布線中。遵守這些約束條件，設(shè)計人員就可基本解決高速PCB設(shè)計中出現(xiàn)的信號完整性問題。另外，當分析完成后，設(shè)計者還應(yīng)將分析的結(jié)果數(shù)據(jù)及各種條件參數(shù)保存下來，以便以后應(yīng)用到類似的設(shè)計線路中，縮短開發(fā)周期。
SpectraQuest SI Expert是Cadence公司為了滿足高速PCB設(shè)計而開發(fā)的一個集成設(shè)計分析環(huán)境，可以解決在設(shè)計的各個環(huán)節(jié)中存在的與電氣性能相關(guān)的問題。通過對時序、信噪、串擾、電源構(gòu)造和電磁兼容等多方面因素進行分析，SpectraQuest SI Exper可以使設(shè)計工程師在進行實際的布局布線之前對系統(tǒng)的時間特性、信號完整性、EMI等問題作一個最優(yōu)化的設(shè)計。
SpectraQuest SI Exper可以接受許多第三方廠商的IBIS模型，并提供強大易用的參數(shù)設(shè)置環(huán)境，針對不同設(shè)計要求規(guī)定不同的約束條件。這些約束條件包括范圍廣泛的物理和電氣性能參數(shù)，如PCB線寬、過孔數(shù)目、阻抗范圍、峰值串擾、上、下沖特性、信號延時和阻抗匹配等。不同的約束條件可以通過參數(shù)分配表分配給電路板上不同的特定區(qū)域。這樣，利用IBIS模型，SpectraQuest SI Exper就可對電路進行仿真。
圖1表示了一個高速PCB設(shè)計分析流程，SpectraQuest SI Expert在其中起作用的部分在圖中進行了標注。
SpectraQuest SI Exper內(nèi)部包括SigXplorer、SigNoise等信號完整性分析工具。SigXplorer能夠接受IBIS模型，將其轉(zhuǎn)換為獨特的設(shè)計模型化語言DML以完成復(fù)雜I/O結(jié)構(gòu)的建模，然后對其進行十分快速的仿真。SigXplorer 中的Constraint Manager能夠?qū)Ψ抡嬷惺褂玫膮溥M行管理，并將其嵌入到后續(xù)布局布線約束條件中。SigNoise是對信噪、串擾和電磁兼容進行分析的工具環(huán)境，包括Tlsim傳輸線分析器、波形顯示器等?！?/font>
評論