挑戰(zhàn)銅線互連極限　PCIe 4.0還要等兩年

　　開發(fā)PCI Express (PCIe) 4.0互連介面規(guī)格的工程師們，已經(jīng)在實驗室里將其傳輸速度推到了16 GT/s (GTransfers/second);但遺憾的是，此恐怕會是銅線互連規(guī)格最后一次大躍進的新規(guī)格，最終版本恐怕在2017年初之前難以出世。

　　負責開發(fā)最新PCI Express規(guī)格的PCI SIG預期，0.7版的PCIe 4.0可在今年底完成，但屆時該技術并不會有太大的變化。而在PCIe 4.0正式公布之前，包括Cadence與Synopsys等廠商，都將于近日舉行的年度PCI SIG大會上發(fā)表PCIe 4.0的PHY與控制器功能區(qū)塊IP。

　　在PCIe 4.0新標準問世之前，重要的工作包括對該互連技術進行微調，以及取得工程師們對新規(guī)格參數(shù)的共識;這些步驟非常重要，因為要在較短的傳輸距離達到更高的速度，會為某些系統(tǒng)，例如大量使用PCIe介面的伺服器，帶來需添加重定時器(retimer)的成本。

　　4.0 版本的PCIe規(guī)格可能會比以往的版本花更長時間才能完成開發(fā)，這是因為PCI SIG選擇將銅線互連的能力發(fā)揮到極限、最大化資料傳輸速率，目標是達到上一代PCIe 3.0的兩倍。PCI SIG主席Al Yanes接受EE Times美國版訪問時表示：“我們正達到16G的速率;這在幾年前我們還認為是不可能的。”

　　“基本傳輸距離仍有待驗證，但原則上是7寸左右;”領導PCI SIG多年的Yanes指出：“較長的傳輸距離是15寸左右，以兩個連接器搭配重定時器。PCIe 3.0也采用重定時器，現(xiàn)在我們需要采用該裝置以縮短長通道。”

　　4.0版本的PCIe規(guī)格會是最后一代的銅線互連規(guī)格，其速率將加倍

　　PCIe 4.0將采用新型連接器，但該標準將可在機構與電氣規(guī)格上向后相容目前的8GT PCIe 3.0。Yanes表示：“我們已經(jīng)針對連接器做了很多分析，嘗試過各種可能的方案;我們的電氣工作小組有一些頂尖工程師，他們在其中大顯身手──我們很 興奮地看到有大量的活動以及產(chǎn)業(yè)界的參與。”

　　邁向光學互連的未來

　　在2017年之后，我們可以很輕易地推斷，屆時工程師們若要將處理器性能推至極限，會需要光學連結技術;在過去20年來，已經(jīng)有一些光學板卡以及晶片互連技術的研發(fā)，但到目前為止，銅線仍能支援所需的資料速率，而且成本比任一種光學互連方案都低。

　　對 此Yanes表示：“我相信工程師們會在需要的時候，找到具成本效益的(光學互連)方案──其實早在四年前產(chǎn)業(yè)界就積極推動光學互連規(guī)格。”不過目前 PCI SIG還沒有著手進行光學互連規(guī)格的開發(fā);考量到時間表，也有可能會有其他替代方案冒出頭來，例如研究人員已經(jīng)在利用各種形式的電容或電感耦合技術之無線 晶片對晶片互連技術開發(fā)上有不錯進展。

　　有鑒于要達到高傳輸速率所面臨的各種挑戰(zhàn)，新版本PCIe規(guī)格進展腳步較慢是可預期的;再加上對PCIe需求量最大的PC產(chǎn)業(yè)領域目前處于低迷狀態(tài)，也不再積極追逐更快的速度、更高的性能。Yanes表示：“現(xiàn)在更受矚目的議題是低功耗。”

　　而PCI SIG也針對PCIe在行動裝置的應用，開發(fā)一系列相關規(guī)格與技術，其中包括PCIe 4.0中對四分之一電壓擺動狀態(tài)(quarter-swing states)的支援;其功耗從PCIe 1.0所支援的半電壓擺動(half swings)之400mW，進一步降低至200mW。

　　此 外PCI SIG預定在今年秋天發(fā)表1.0版的OcuLink──采用4個PCIe 3.0 8GT/s連結的PCIe纜線版規(guī)格;該規(guī)格被視為蘋果(Apple)與英特爾(Intel)共同開發(fā)之Lightning互連介面之替代方案。但 OcuLink是否能在隨處可見的USB與新興Lightning互連介面環(huán)伺的市場上，找到可立足之地，恐怕就是產(chǎn)業(yè)界要好好想想的問題了。

　　纜線版PCIe規(guī)格OcuLink一開始將透過4個8GT/s連結提供32Gbits/s傳輸速率