新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 新品快遞 > 華虹半導(dǎo)體最新推出0.11微米超低漏電嵌入式閃存工藝平臺(tái)

華虹半導(dǎo)體最新推出0.11微米超低漏電嵌入式閃存工藝平臺(tái)

作者: 時(shí)間:2015-06-12 來源:電子產(chǎn)品世界 收藏

  半導(dǎo)體有限公司(「半導(dǎo)體」或「公司」,連同其附屬公司,統(tǒng)稱「集團(tuán)」)今日宣布,最新推出0.11微米超低漏電(Ultra-Low-Leakage,ULL)嵌入式閃存(eFlash)和電可擦可編程只讀存儲(chǔ)器()工藝平臺(tái)。該工藝平臺(tái)作為半導(dǎo)體0.18微米超低漏電技術(shù)的延續(xù),可為客戶提供一個(gè)完美兼具高性能、低功耗、低成本優(yōu)勢(shì)于一身的差異化解決方案。

本文引用地址:http://2s4d.com/article/275639.htm

  新推出的0.11微米超低漏電嵌入式閃存工藝平臺(tái)支持低至于1.08伏的操作電壓,小于0.2pA/μm的超低漏電。該平臺(tái)的存儲(chǔ)器IP具有10萬至50萬次擦寫次數(shù)、讀取速度達(dá)20ns等獨(dú)特優(yōu)勢(shì),尤其是,該技術(shù)的動(dòng)態(tài)功耗達(dá)25uA/MHz,靜態(tài)功耗達(dá)50nA,可大幅提升電池壽命,延長(zhǎng)時(shí)下最熱門的物聯(lián)網(wǎng)及可穿戴式設(shè)備的待機(jī)時(shí)間。該平臺(tái)還具有邏輯單元集成度高,包含電源管理單元等特點(diǎn),門密度達(dá)到300K gate/mm2以上,能夠幫助客戶進(jìn)一步縮小芯片面積。

  該工藝平臺(tái)的最大特點(diǎn)是可在同一工藝中集成射頻(RF)、eFlash和,24層光罩即可生成高性能、低功耗的0.11微米SoC(System-on-a-Chip)芯片,具備更小的面積、更低的功耗和更強(qiáng)的可靠性等顯著優(yōu)勢(shì),并降低設(shè)計(jì)、制造和測(cè)試成本。該工藝平臺(tái)擁有豐富多樣的嵌入式存儲(chǔ)器IP,同時(shí)也提供高密度存儲(chǔ)器編輯器(Memory Complier)和標(biāo)準(zhǔn)單元庫,可為客戶量身定制性價(jià)比優(yōu)越、全面靈活的解決方案,加速客戶產(chǎn)品上市時(shí)間。

  基于該工藝平臺(tái)生產(chǎn)的低功耗微控制器(MCU)主要適用于各種智慧節(jié)能型產(chǎn)品,例如物聯(lián)網(wǎng)、可穿戴式設(shè)備、智能電網(wǎng)、嵌入式智能互聯(lián)設(shè)備、醫(yī)療電子、照明,以及工業(yè)和汽車電子等方面的應(yīng)用。

  ?0.11微米超低漏電嵌入式閃存工藝平臺(tái)成功集成了超低功耗的數(shù)?;旌霞夹g(shù)、嵌入式存儲(chǔ)技術(shù)及低成本的CMOS射頻技術(shù),進(jìn)而大幅提升客戶產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力。?華虹半導(dǎo)體執(zhí)行副總裁孔蔚然博士表示,?與微控制器相輔相成的物聯(lián)網(wǎng)市場(chǎng)規(guī)模預(yù)期將由2013年的 250億美元增至2020年的602億美元。我們面向物聯(lián)網(wǎng),成功推出0.11微米超低漏電嵌技術(shù),進(jìn)一步壯大了豐富多樣的低功耗嵌入式存儲(chǔ)器工藝平臺(tái)組合,充分滿足多元化市場(chǎng)需求。?

漏電開關(guān)相關(guān)文章:漏電開關(guān)原理
漏電保護(hù)開關(guān)相關(guān)文章:漏電保護(hù)開關(guān)原理


關(guān)鍵詞: 華虹 EEPROM

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉