基于CPLD的LED點(diǎn)陣顯示控制器

　　現(xiàn)場(chǎng)可編程器件(FPGA和CPLD)等ISP器件無須編程器，利用器件廠商提供的編程套件，采用自頂而下的模塊化設(shè)計(jì)方法，使用原理圖或硬件描述語言(VHDL)等方法來描述電路邏輯關(guān)系，可直接對(duì)安裝在目標(biāo)板上的器件編程。它易學(xué)、易用、簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，減小了系統(tǒng)規(guī)模，縮短設(shè)計(jì)周期，降低了生產(chǎn)設(shè)計(jì)成本，從而給電子產(chǎn)品的設(shè)計(jì)和生產(chǎn)帶來了革命性的變化。

　　1、系統(tǒng)結(jié)構(gòu)及工作原理

　　LED點(diǎn)陣顯示控制的傳統(tǒng)方式是采用單片機(jī)或系統(tǒng)機(jī)作為CPU來實(shí)現(xiàn)，當(dāng)系統(tǒng)顯示的信息比較多時(shí)，由于單片機(jī)的輸入/輸出端口(I/O)有限，采用此方式的成本將大大增加，系統(tǒng)和程序的設(shè)計(jì)難度也急劇增加;而且，當(dāng)系統(tǒng)完成后修改、改變顯示方式或擴(kuò)展時(shí)，所需改動(dòng)的地方比較大，甚至有可能需要重新設(shè)計(jì);另外，在以顯示為主的系統(tǒng)中，單片機(jī)的運(yùn)算和控制等主要功能的利用率很低，單片機(jī)的優(yōu)勢(shì)得不到發(fā)揮，相當(dāng)于很大得資源浪費(fèi)。如果采用現(xiàn)場(chǎng)可編程邏輯器件作為CPU來設(shè)計(jì)控制器，選擇合適的器件，利用器件

　　豐富的I/O口、內(nèi)部邏輯和連線資源，采用自頂而下的模塊化設(shè)計(jì)方法，可以方便地設(shè)計(jì)整個(gè)顯示系統(tǒng)。

　　由于PLD器件的外圍器件很少，且可以利用PLD的編程端口(可復(fù)用)進(jìn)行在系統(tǒng)編程，使得系統(tǒng)的修改、顯示方式的改變和擴(kuò)展都變的非常簡(jiǎn)單、方便。

　　本系統(tǒng)采用單個(gè)16×16LED點(diǎn)陣逐列左移(或右移)顯示漢字或字符，需顯示漢字或符號(hào)的16×16點(diǎn)陣字模已經(jīng)存放在字模存儲(chǔ)器中。顯示控制器由復(fù)雜可編程邏輯器件(CPLD)EPM7128SLC84-15來實(shí)現(xiàn)，系統(tǒng)組成原理框圖如圖1所示。

　　系統(tǒng)原理是PLD控制模塊首先產(chǎn)生點(diǎn)陣字模地址，并從存儲(chǔ)器讀出數(shù)據(jù)存放在16位寄存器中，然后輸出到LED點(diǎn)陣的列，同時(shí)對(duì)點(diǎn)陣列循環(huán)掃描以動(dòng)態(tài)顯示數(shù)據(jù)，當(dāng)需要顯示數(shù)據(jù)字模的列和被選中的列能夠協(xié)調(diào)配合起來，就可以正確顯示漢字或符號(hào)。

　　圖1 點(diǎn)陣顯示控制器原理框圖

　　2、控制器設(shè)計(jì)及工作原理

　　從框圖中可以看出，系統(tǒng)的關(guān)鍵在于控制器的設(shè)計(jì)。LED點(diǎn)陣顯示數(shù)據(jù)地址的產(chǎn)生、點(diǎn)陣列掃描和需顯示數(shù)據(jù)的配合以及點(diǎn)陣顯示方式控制的實(shí)現(xiàn)都必須由控制器來實(shí)現(xiàn)。對(duì)單個(gè)16×16LED點(diǎn)陣顯示控制器進(jìn)行設(shè)計(jì)的頂層邏輯原理圖如圖2所示。

　　圖2 控制器頂層電路原理圖