新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于CPLD的LED點陣顯示控制器

基于CPLD的LED點陣顯示控制器

作者: 時間:2014-12-09 來源:網(wǎng)絡(luò) 收藏

  原理圖中包含5個模塊,其中sequ模塊產(chǎn)生讀信號RDN和10位地址線(AD[9..0])中的最低位地址AD0,AD0和其它模塊產(chǎn)生的地址配合,通過8位數(shù)據(jù)線(DATA[7..0])從存儲器讀出列高字節(jié)(AD0=1時)和低字節(jié)(AD0=0時),由于16×16點陣字模數(shù)據(jù)為32個字節(jié),每列含兩個字節(jié)即16位,它由HOUT[7..0]和LOUT[7..0] 來構(gòu)成;模塊add16由adclk提供一個慢時鐘構(gòu)成16進制計數(shù)器,它的輸出送給addr16模塊,為變模計數(shù)器addr16提供一個模,通過模的規(guī)律變化以控制點陣按照左移或右移等顯示方式進行顯示;模塊decode4_16是一個4—16譯碼器,其輸出ROUT[15..0]連接到點陣的列,可選中16×16點陣的某列,并顯示sequ模塊輸出的點陣高低字節(jié)(字模)數(shù)據(jù);模塊addr16為點陣顯示控制的核心,為了實現(xiàn)點陣漢字從右到左逐列移動顯示,它由add16模塊提供的模,在addr16內(nèi)部構(gòu)成兩個變模計數(shù)器,其中一個用來產(chǎn)生讀字模數(shù)據(jù)的地址AD[4..1],另外一個產(chǎn)生16×16點陣列掃描選擇地址SUABAD[3..0],列掃描選擇地址由decode4_16譯碼后輸出;模塊addr1為字選擇計數(shù)器,其輸出可以控制多塊LED顯示器的顯示及其顯示方式。

本文引用地址:http://2s4d.com/article/266578.htm

  控制核心模塊addr16采用AHDL語言設(shè)計,在開發(fā)軟件MAX+plus Ⅱ10.2中實現(xiàn),程序如下所示。

  SUBDESIGN addr16

  (

  ckdsp,reset,in[3..0]:INPUT;

  ad[4..1],subad[3..0]:OUTPUT;

  )

  VARIABLE

  reg1[3..0]: DFF;

  reg2[3..0]: DFF;

  reg3[3..0]: DFF;

  BEGIN

  reg1[].clk=ckdsp;

  reg1[].clrn=reset;

  reg2[].clk=ckdsp;

  reg2[].clrn=reset;

  reg3[].clk=!ckdsp;

  reg3[].clrn=reset;

  reg2[].d=15-in[];

  if reg1[].q>=in[] then

  reg1[].d=0;

  else

  reg1[].d=reg1[].q+1;

  end if;

  ad[]=reg1[];

  reg3[].d=reg1[].q+reg2[].q;

  subad[]=reg3[].q;

  END;

  為了實現(xiàn)字符由右到左逐列移動顯示,模塊addr16內(nèi)部設(shè)計了兩個由add16控制的變模加法計數(shù)器,其中一個輸出為ad[4..1](4位地址線),另一個輸出為subad[3..0](列掃描控制線)。

  從程序可以看出,當(dāng)模輸入in[3..0]=0時,ad[4..1]=0,而subad[3..0]=15,此時ad[9..5]亦等于零,AD0在0和1間變化,即讀出第一個字符的第一列并顯示在LED的第16列;當(dāng)模輸入in[3..0]=1時,在記數(shù)脈沖AD0的作用下,ad[4..1]和subad[3..0]都為二進制加法計數(shù)器,但ad[4..1]由0加到1返回到0,同時subad[3..0]由14加到15返回到14,此時ad[9..5]仍然等于零,AD0在0和1間變化,即讀出第一個字符的第一、二列并顯示在LED的第15、16列…由此類推,可見當(dāng)模塊add16的加法記數(shù)輸出由0變到15時,LED點陣字符將由左到右逐列移動顯示。

  以上程序在MAX+plusⅡ10.2上仿真驗證結(jié)果如圖3所示。由仿真結(jié)果可以看到,由計數(shù)??刂戚斎雐n[3..0]控制的兩個變模計數(shù)器輸出ad[4..1]和subad[3..0]的結(jié)果正確無誤。

  

 

  圖3 addr16模塊仿真時序圖

  在設(shè)計中,應(yīng)注意模塊sequ的記數(shù)時鐘CLK頻率的選擇應(yīng)遠遠大于模塊add16的記數(shù)時鐘adclk的頻率,addr16的記數(shù)時鐘為地址最低位AD0,字選擇計數(shù)器的時鐘脈沖為16進制模塊add16的最高位OUT3。這樣,ad[4..1]和subad[3..0]同步變化的足夠快,在點陣LED上可以看到完整的字符,并當(dāng)add16記數(shù)到15產(chǎn)生進位返回到0時,字選擇模塊addr1獲得一個記數(shù)脈沖并加1(上升沿觸發(fā)),此后將顯示下一個字符。

  3、系統(tǒng)擴展

  以上為顯示單個字符系統(tǒng),若要同時顯示多個字符時,可以按照圖1加入虛線框內(nèi)部分,并且模塊addr1設(shè)計成addr16的格式,把AD4作為addr1的記數(shù)脈沖即可。按照EPM7128SLC84—15的資源(64個I/O口,2個全局時鐘,1個全局復(fù)位和5個可復(fù)用專用端口,5000個等效邏輯門,192個內(nèi)部寄存器),若不外部擴展譯碼器,可以有效控制約16個字符的顯示;而采用外部譯碼器時,可以控制的字符數(shù)將大大增加,但須注意時鐘CLK的頻率需要提高,以視覺不能看到整個字符的閃爍為基準。

  4、結(jié)論

  以上點陣字符顯示系統(tǒng)在開發(fā)軟件MAX+plusⅡ10.2上經(jīng)仿真驗證無誤,并且已經(jīng)成功地應(yīng)用在煤礦電力監(jiān)控系統(tǒng)的大屏幕顯示中。另外,由于器件含有豐富的可編程連線資源,當(dāng)系統(tǒng)顯示方式和顯示字符個數(shù)變化時,只需要通過開發(fā)工具修改控制器的控制邏輯和連接關(guān)系,再將修改完成的程序通過下載電纜下載到器件即可,而電路板可以不做任何改動,可見,系統(tǒng)的維護和修改是極其方便和容易的。當(dāng)然,由于CLPD的驅(qū)動能力有限,當(dāng)點陣LED顯示亮度不夠時,需要添加LED驅(qū)動電路以得到合適的LED顯示亮度。


上一頁 1 2 下一頁

關(guān)鍵詞: CPLD LED FPGA

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉