基于ARM與DSP的智能儀器系統(tǒng)設計

關鍵詞：DSP, ARM, 系統(tǒng)設計, 智能儀器, 嵌入式
1　引言
　　隨著智能儀器及控制系統(tǒng)對實時性信號處理的要求不斷提高和大規(guī)模集成電路技術(shù)的迅速發(fā)展。越來越迫切的要求有一種高性能的設計方案與之相適應，將DSP技術(shù)和ARM技術(shù)結(jié)合起來應用于嵌入式系統(tǒng)中，將會充分發(fā)揮兩者優(yōu)勢以達到智能控制系統(tǒng)中對數(shù)據(jù)的實時性、高效性的通信要求。該嵌入式系統(tǒng)要求實時響應，具有嚴格的時序性。其工作環(huán)境可能非常惡劣，如高溫、低溫、潮濕等，所以系統(tǒng)還要求非常高的穩(wěn)定性。
　　2　嵌入式系統(tǒng)的總體設計
　　2.1　核心器件的主要功能
　　ARM和DSP分別選用Cirrus Logic公司的EP7312、TI公司的TMS320VC5402。充分利用ARM豐富的片上資源和DSP強大的信號處理功能，實現(xiàn)高效性、實時性的信號處理及網(wǎng)絡通信功能。
　　EP7312是專為高性能、超低功耗產(chǎn)品而設計的微處理器，采用ARM7TDMI處理器內(nèi)核，具有8kB高速緩沖存儲器，支持存儲器管理單元，片內(nèi)集成了液晶顯示器控制器，鍵盤掃描器，數(shù)字音頻接口，完全的JTAG等功能，廣泛地應用于嵌入式領域。TMS320C54xDSP提供了McBSPs（多通道緩沖串口）；6通道的DMA控制器；可以與外部處理器直接通信的8位增強HPI（主機接口）。選擇這樣的SOC（片上系統(tǒng)）作為該系統(tǒng)的核心器件，使得其穩(wěn)定可靠并具有廣泛的擴展功能。
　　2.2　系統(tǒng)總體設計及工作原理
　　系統(tǒng)總體設計框圖如圖1所示。本系統(tǒng)主要是實現(xiàn)信號的實時性處理及傳輸，滿足工業(yè)現(xiàn)場及各種測量儀器的高可靠性要求。ARM有豐富的片上資源，適合嵌入式系統(tǒng)的開發(fā)，在該嵌入式系統(tǒng)中，ARM主要負責操作系統(tǒng)的運行、任務管理和協(xié)調(diào)以及DSP的控制任務，完成數(shù)據(jù)的遠程通信。擴展了外部擴展了多種外設，如通用串口、LCD顯示屏，以太網(wǎng)接口。通過連接以太網(wǎng)控制器實現(xiàn)網(wǎng)絡化功能。在ARM中移植了Linux操作系統(tǒng)和實現(xiàn)了系統(tǒng)外部硬件接口的驅(qū)動程序。由DSP執(zhí)行計算密集型操作，實現(xiàn)多種信號處理算法，然后將處理后的數(shù)字信號通過主機口接口（HPI）與ARM通信。再由ARM通過以太網(wǎng)控制器將數(shù)據(jù)傳輸?shù)骄W(wǎng)絡，實現(xiàn)了遠程控制與監(jiān)測。

圖1 系統(tǒng)總體硬件框圖

　　3　系統(tǒng)硬件具體設計方案
　　3.1　ARM與DSP的接口設計
　　EP7312和TMS320VC5402連接的接口電路如圖2所示。VC5402通過HPI與ARM進行連接。ARM先向DSP寫入控制字，設置工作模式，然后將訪問地址寫入地址寄存器（HPIA），再對數(shù)據(jù)鎖存器（HPID）進行讀寫，即可讀出和寫入指定的存儲單元。主機由兩根地址線A2、A1可以尋址到HPI接口的所有控制寄存器、地址寄存器和數(shù)據(jù)寄存器；由HBIL、HCNTL1、HCNTL0區(qū)分16位數(shù)據(jù)的高、低字節(jié)。當向HBIL=0的地址寫入數(shù)據(jù)時，表示是第一個字節(jié)，向HBIL=1的地址寫入數(shù)據(jù)表示第二個字節(jié)。尋址過程中HCS要為低電平。

圖2 EP7312與TMS320VC5402的連接

　　DSP的HPI接口片選信號使用EP7312擴展片選信號nCS4，HPI各個特殊功能寄存器的映射地址如下：
　　#define　HPIC0　*(volatile　unsigned　char*)0x40000000
　　#define　HPIC1　*(volatile　unsigned　char*)0x40000001
　　#define　HPIA0　*(volatile　unsigned　char*)0x40000004
　　#define　HPIA1　*(volatile　unsigned　char*)0x40000005
　　#define　HPID0　*(volatile　unsigned　char*)0x40000006
　　#define　HPID1　*(volatile　unsigned　char*)0x40000007
　　設置好DSP的狀態(tài)后，DSP向ARM發(fā)送中斷，通知ARM已將數(shù)據(jù)準備好，等待ARM發(fā)中斷，DSP在中斷中對接收的數(shù)據(jù)進行處理。ARM在初始化后，等待DSP發(fā)送中斷通知ARM數(shù)據(jù)已經(jīng)準備好。ARM在檢測到中斷后，先判斷中斷是否有效，再從HPI口讀寫數(shù)據(jù)，在完成向HPI口發(fā)送數(shù)據(jù)后，向DSP發(fā)送中斷通知DSP接收數(shù)據(jù)。ARM通過控制端口信號模擬接口時序，來完成對HPI口寄存器的訪問。由于DSP在BOOT過程中向ARM發(fā)送了中斷，所以ARM在初始化時要清除這個中斷，并且在數(shù)據(jù)交互之前要設置控制寄存器中的BOB位，指示高地址在前還是低地址在前。這一步在程序初始化時由ARM來完成。
　　3.2　ARM與以太網(wǎng)控制器之間的通信設計
　　系統(tǒng)平臺實現(xiàn)了以太網(wǎng)接口。提供了以太網(wǎng)芯片的驅(qū)動，支持網(wǎng)絡功能。以太網(wǎng)控制芯片的數(shù)據(jù)、地址和控制信號與EP7312的總線相連，如圖3所示。片選信號使用EP7312的擴展片選信號nCS2。

圖3　以太網(wǎng)接口原理圖

　　RTL8019默認的I/O基地址是300H，用到的地址空間為300H～3FFH，因此使用到EP7312的低4位地址線，將RTL8019上的SA19～SA10和SA7～SA5接為地，SA9、SA8接為VCC。RTL8019AS使用的是16位數(shù)據(jù)總線方式，因此，將RTL8019上的IOCS16B引腳通過10K的上拉電阻接為VCC；通過IO模式讀寫以太網(wǎng)控制器，所以SMEMRB和SMEMWB引腳通過上拉電阻接為VCC。
　　當EP7312向網(wǎng)上發(fā)送數(shù)據(jù)時，先將一幀數(shù)據(jù)通過遠程DMA通道送到RTL8019AS中的發(fā)送緩存區(qū)，然后發(fā)出傳送命令；當RTL8019AS完成了上一幀的發(fā)送后，再開始此幀的發(fā)送。RTL8019AS接收到的數(shù)據(jù)通過MAC比較、CRC校驗后，由FIFO存到接收緩沖區(qū)；收滿一幀后，以中斷的方式通知EP7312。FIFO邏輯對收發(fā)數(shù)據(jù)作16字節(jié)的緩沖，以減少對本地DMA請求的頻率。
　　以太網(wǎng)控制器有兩個指針寄存器來控制緩沖區(qū)的存儲過程，當前頁面指針curr和邊界指針bnry。curr指向新接收到幀的起始頁面，即接收緩沖環(huán)的寫頁面指針；bnry指向讀過的最后一個頁面，即接收緩沖環(huán)讀頁面指針。自定義指針next_page，表示存儲分組緩沖區(qū)的邊界，初始值為next_page=bnry，讀取一頁數(shù)據(jù)后由軟件執(zhí)行bnry加1，curr自動加1。curr不等于bnry時，表示有新的數(shù)據(jù)包在緩沖區(qū)中，讀取一包的前四個字節(jié)，前四個字節(jié)并不是以太網(wǎng)數(shù)據(jù)包的內(nèi)容。分別表示數(shù)據(jù)包存放的頁地址和已接收的數(shù)據(jù)的字節(jié)數(shù)。如果curr=0，表示讀取出錯，返回null。如果bnry>0x7f，則bnry=0x4c。
　　4　嵌入式系統(tǒng)軟件設計
　　4.1　BootLoader的設計
　　該嵌入式系統(tǒng)引入了Linux操作系統(tǒng)，可以給系統(tǒng)下的任務提供調(diào)度機制，簡化任務中的需求操作，當需求變化時只需要改變?nèi)蝿諆?nèi)容，然后重新和操作系統(tǒng)發(fā)布即可。
　　本系統(tǒng)中EP7312采用的是外部啟動方式，也就是從CS[0]片選的外部NORFLASH啟動，系統(tǒng)啟動后，執(zhí)行啟動代碼，即初始化CPU、內(nèi)存控制器以及片上設備，然后配置存儲映射。啟動代碼隨后執(zhí)行一個引導裝載程序bootloader，將內(nèi)核從FLASH中解壓到SRAM中，然后跳轉(zhuǎn)到內(nèi)核的第一條指令處執(zhí)行，內(nèi)核運行。
　　bootloader完成從硬件啟動到操作系統(tǒng)啟動的過渡，用于初始化硬件和啟動操作系統(tǒng)。在內(nèi)核運行之前需要bootloader作為系統(tǒng)驅(qū)動程序完成加載內(nèi)核和一些輔助性的工作，然后跳轉(zhuǎn)到內(nèi)核代碼的起始地址并執(zhí)行。對于該系統(tǒng)來說選擇EP7211所使用的bootloader—Shoehorn，然后做一些改動。如調(diào)整系統(tǒng)各個寄存器的地址值；設定SDRAM控制器；調(diào)整UART1的波特率等。Shoehorn代碼分為host端和target端兩部分，一部分由eth.c、serial.c、shoehorn.c和util.c組成，由這些文件編譯生成host端的可執(zhí)行文件shoehorn；另一部分由ini.s和loader.c組成，編譯生成一個小于2KB的文件loader.bin,這個二進制文件會被下載到target端的SRAM中用來引導系統(tǒng)的啟動。通過一系列的主機與開發(fā)板之間的握手通信、下載程序的方式使得代碼相對分散，減小開發(fā)板上起始代碼的大小，以滿足目標板上下載代碼的限制。
　　4.2　內(nèi)核的配置
　　該嵌入式系統(tǒng)選擇了較成熟穩(wěn)定的Linux-2.4.13版本內(nèi)核。為了避免修改內(nèi)核定制代碼
　　時造成代碼的不穩(wěn)定和失去代碼的靈活性，可以通過選擇合適的版本內(nèi)核，修改該配置文件，裁剪不必要的功能，再編譯出符合新配置的內(nèi)核，得到既滿足應用功能要求同時體積又小的內(nèi)核，產(chǎn)生一個隱藏文件/usr/src/linux/.config。該文件記錄了對內(nèi)核具體功能模塊的選擇和配置。
　　內(nèi)核配置時，大部分的選項都可以使用缺省值，只有小部分需要根據(jù)需求選擇，將與內(nèi)核關系比較近且經(jīng)常用到的功能代碼直接編譯進內(nèi)核；將不經(jīng)常用到的代碼編譯為可加載模塊，有利于減小內(nèi)核的長度，增加靈活性。
　　4.3　驅(qū)動程序的設計
　　在Linux操作系統(tǒng)中驅(qū)動程序是操作系統(tǒng)內(nèi)核與硬件設備直接的接口。驅(qū)動程序屏蔽了硬件的細節(jié)。在應用程序看來硬件設備只是一個設備文件，應用程序可以像操作普通文件一樣對硬件設備進行操作。
　　設備驅(qū)動程序可以設計模塊化方式。不必編譯進內(nèi)核，而是被分別編譯并鏈接成一組目標文件，這些文件可以被載入正在運行的內(nèi)核，或從正在運行的內(nèi)核中卸載?？梢詼p少內(nèi)核的長度，具有很大的靈活性。
　　4.4　DSP中信號處理算法的實現(xiàn)
　　多數(shù)傳感器對于溫度、濕度、電源的波動等環(huán)境因素都存在著交叉靈敏度，產(chǎn)生較大的誤差，測量精度和穩(wěn)定性都受到一定的影響。在DSP中采用數(shù)據(jù)融合技術(shù)可以消除干擾，提高傳感器的測量精度。數(shù)據(jù)融合是通過組合，將傳感器數(shù)據(jù)之間進行相關，以從輸出元素獲得更多的信息。保證在環(huán)境干擾變化很大的情況下也可以有較高的測量精度和穩(wěn)定性。采用軟件方法對傳感器數(shù)據(jù)融合處理被證明是一種很好的方法。
　　該系統(tǒng)的網(wǎng)絡功能可以將多個功能相同或不同的嵌入式智能儀器連接在一起組成智能傳感器網(wǎng)絡。每個智能儀器節(jié)點都具有數(shù)據(jù)采集、數(shù)據(jù)處理和通信的功能。信息融合技術(shù)可以將來自多個傳感器的數(shù)據(jù)進行多級別、多方面、多層次的處理，從而產(chǎn)生新的有意義的信息，而這種新信息是任何單一傳感器所無法獲得的準確度更高的表征客觀環(huán)境的信息。這種技術(shù)在傳感器網(wǎng)絡中有著舉足輕重的作用。
　　5　結(jié)束語
　　該嵌入式智能儀器系統(tǒng)的設計，為儀器儀表方便有效的接入以太網(wǎng)提供了很好的解決方案，實現(xiàn)了遠程控制和實時性的數(shù)據(jù)傳輸。由于采用并發(fā)多任務技術(shù)處理該嵌入式系統(tǒng)復雜的外部事件，以及控制軟件系統(tǒng)的復雜性，保證了系統(tǒng)的實時性能。該嵌入式系統(tǒng)的軟硬件配置精簡，抗干擾能力符合環(huán)境要求；裝配結(jié)構(gòu)便于檢修。這種嵌入式智能儀器系統(tǒng)的實現(xiàn)使嵌入式設計在數(shù)據(jù)處理及檢測控制領域里得到了很好的應用。