基于DSP與串行A/D組成的高速并行數(shù)據(jù)采集系統(tǒng)方案

TMS320VC5402(以下簡稱C5402)是德州儀器公司1999年推出的定點數(shù)字信號處理器(DSP)。與TMS320C54x系列的其他芯片相比，C5402以其獨有的高性能、低功耗和低價格受到了人們的廣泛青睞。C5402增強外設有軟件等待狀態(tài)發(fā)生器、鎖相環(huán)時鐘發(fā)生器、6通道直接存儲器訪問(DMA)控制器、增強型8位并行主機接口(HPI)等。兩個可編程的多通道緩沖串口(McBSP)能夠全雙工、快速地與其他同步串口進行數(shù)據(jù)交換，硬件連接簡單，串口的工作模式和傳送數(shù)據(jù)的格式可通過編程實現(xiàn)。

因為C5402內(nèi)部沒有集成A/D，因此在數(shù)據(jù)采集時需要使用A/D轉換芯片，A/D芯片與C5402的接口設計成為一個重要的問題。A/D轉換芯片一般有串行A/D和并行A/D。為了充分利用C5402所提供的多通道緩沖串口資源，簡化系統(tǒng)設計，本文系統(tǒng)使用了TI公司的高速串行A/D來同時完成兩路數(shù)據(jù)采集，大大提高了串口工作效率。

串行A/D芯片TLV1572

TLV1572是高速的十位串行A/D轉換芯片，可以通過3或4個串行口線直接與DSP或其他數(shù)字微處理器串口相連，不需要外加邏輯，但是轉換速度受SCLK供給時鐘的限制。TLV1572與DSP的多通道緩沖串口相連是通過CS、SCLK、DO和FS四條線完成的，此時DSP的CLKR產(chǎn)生移位脈沖，F(xiàn)SR產(chǎn)生幀同步信號，并分別提供給TLV1572。當T-LV1572與其他串口微處理器相連接時FS必須提供高電平，通過CS、SCLK、DO三條線來完成數(shù)據(jù)傳輸。當CS為高時，A/D芯片各管腳處于三態(tài)狀態(tài)。在CS由高變低時，TLV1572檢測FS引腳的狀態(tài)來確定工作模式，若FS為低則為DSP模式，若FS為高則為其他微處理器模式。

圖一 TL1572在DSP模式下的轉換時序圖

圖二 TL1572在微處理器模式下的轉換時序圖

當TLV1572工作在DSP模式時，必須保證在CS變低時，F(xiàn)S為低電平，并且要鎖存一定時間。CS為低時，DO跳出三態(tài)狀態(tài)，但是直到FS為高時芯片才脫離休眠狀態(tài)。TLV1572在每個時鐘SCLK的下降沿檢測FS的狀態(tài)，一旦檢測到FS為高，TLV1572開始采樣。在FS的下降沿，A/D芯片通過移位時鐘將數(shù)據(jù)移到DO上。在6個前導0傳送之后，DSP可以在時鐘的下降沿得到A/D轉換的數(shù)據(jù)，如圖1所示。在最低位移出之后，A/D芯片自動進入休眠狀態(tài)，直到FS下一次有效。如果FS在16位傳輸完成后立即有效，則A/D開始新的數(shù)據(jù)轉換，此時A/D為連續(xù)轉換。若FS在TLV1572轉換數(shù)據(jù)的過程中變高，則A/D芯片被復位，開始新的數(shù)據(jù)轉換周期。因此可以通過設置FS，改變數(shù)據(jù)傳輸?shù)奈粩?shù)。

當TLV1572工作在非DSP模式下時，F(xiàn)S引腳必須接高電平。在每次轉換的過程中都必須提供16個時鐘信號，若微處理器無法一次接收16位數(shù)據(jù)，可以分成8位兩次接收，兩次接收的時間間隔不能大于100μs，此時CS必須一直處于有效狀態(tài)。在DSP模式下轉換的開始是由FS信號有效來決定的，而在微處理器模式下，數(shù)據(jù)轉換CS有效后的第一個時鐘信號上升沿開始的，如圖2所示。在微處理器模式下，也可以通過設置CS來改變傳送的位數(shù)。

C5402的多通道緩沖串口

C5402提供兩個高速、全雙工、多通道緩沖串行口McBSP0、McBSP1，用數(shù)據(jù)線D(R/X)、幀同步線FS(R/X)和移位時鐘線CLK(R/X)實現(xiàn)發(fā)送數(shù)據(jù)和接收數(shù)據(jù)。McBSP通過6個引腳(DX、DR、CLKX、CLKR、FSX和FSR)與外設接口。

(1)CLKX(發(fā)送時鐘輸入或輸出)

芯片內(nèi)部發(fā)送以為寄存器(XSR)通過該時鐘信號將數(shù)據(jù)發(fā)送到DX引腳。該串口可以通過PCR寄存器的CLKXM位配置成使用內(nèi)部時鐘或者使用外部時鐘。

(2)FSX(發(fā)送幀同步輸入或輸出)

FSX是發(fā)送開始的標志，串口可以通過PCR寄存器的FXM位配置成輸入或輸出。

(3)DX(串行數(shù)據(jù)發(fā)送)

串口數(shù)據(jù)發(fā)送是通過該口進行的。

(4)CLKR(接收時鐘)

CLKR用來接收外部時鐘信號，該時鐘信號將DR數(shù)據(jù)移入接收移位寄存器(RSR)?？梢酝ㄟ^PCR寄存器的CLKRM位配置成使用內(nèi)部時鐘或者使用外部時鐘。

(5)FSR(接收幀同步輸入)

FSR接收幀同步脈沖信號，標志數(shù)據(jù)接收開始。可以通過PCR寄存器的FRM位配置成輸入,也可以配置成輸出。

(6)DR(串行數(shù)據(jù)接收)

串口數(shù)據(jù)接收是通過該口進行的。接收過程中，數(shù)據(jù)首先通過移位時鐘CLKR的作用下移入RSR(接收移位寄存器)，然后，RSR中的數(shù)據(jù)再拷貝到DDR(數(shù)據(jù)接收寄存器)，拷貝完成時，產(chǎn)生RINT中斷通知CPU來響應或REVTA中斷通知DMA響應，同時設置RRDY中斷標志位，也可以用查詢方式來完成，從數(shù)據(jù)寄存器中讀出數(shù)據(jù)。CLKX、CLKR、FSX、FSR即可以由內(nèi)部采樣率發(fā)生器產(chǎn)生，也可以由外部設備驅(qū)動。McBSP分別在相應時鐘的上升沿和下降沿進行數(shù)據(jù)檢測。每個McBSP最多可支持128通道的發(fā)送和接收，串行字長可選，包括8、12、16、20、24和32位，還支持μ率和A率數(shù)據(jù)壓縮擴展。