探討如何為定時應用選擇合適的PLL振蕩器

　　十幾年前，頻率控制行業(yè)推出了基于鎖相環(huán)(PLL)的振蕩器，這是一項開拓性創(chuàng)新技術，采用了傳統(tǒng)晶體振蕩器(XO)所沒有的多項特性。憑借內(nèi)部時鐘合成器IC技術，基于PLL的XO可編程來支持更寬廣的頻率范圍。這一突破消除了為在特定頻率實現(xiàn)共振而切割和加工石英所需的材料加工工藝步驟。這一創(chuàng)新也使得對基于PLL的XO進行頻率編程成為可能并且實現(xiàn)極短交貨周期。

　　鑒于傳統(tǒng)振蕩器交貨周期可能接近14周或更長，許多硬件設計人員渴望利用可編程振蕩器獲得顯著的交貨周期優(yōu)勢。不幸的是，嚴重的問題發(fā)生了。一些已經(jīng)從傳統(tǒng)XO遷移到基于PLL的XO的設計陷入了關聯(lián)抖動(jitter-related)問題之中，這會引起關聯(lián)應用(application-related)失效，涉及范圍從通信鏈路中的超高位錯誤率到無法工作的SoC和處理器。這些問題迫使許多IC供應商規(guī)定：基于PLL的振蕩器不能和他們的器件配合使用。這種形勢的變化使得想通過基于PLL的振蕩器獲得頻率靈活性和短交付周期優(yōu)勢的硬件工程師面臨挑戰(zhàn)。

　　為什么會出現(xiàn)這種情況?其原因在于來自不同供應商的PLL技術差異極大。不合格的PLL設計導致過多的振蕩器相位噪聲和抖動峰值，如圖1中左側畫面所示。這個特定的基于PLL的XO在12kHz-20MHz帶寬上的相位抖動為150ps RMS。這種性能水平使它不適合為高速PHY提供時鐘，高速PHY通常需要<1ps RMS 抖動的參考時鐘。XO的周期抖動在圖1右側圖片中有顯示。這種雙峰周期抖動可能是一個出現(xiàn)PLL穩(wěn)定性問題的信號，PLL穩(wěn)定性能夠對使用這個XO的SoC產(chǎn)生有害的性能影響。與可編程振蕩器展現(xiàn)抖動峰值有關的第二個領域是級聯(lián)PLL。當這樣一個基于PLL的振蕩器被連接到一個后續(xù)電路中帶有PLL的IC上時，抖動可能會增加。

　　圖1–不合格的基于PLL的XO設計導致過多的相位噪聲和周期抖動

　　好消息是并非所有的PLL，確切的說不是所有基于PLL的振蕩器，都是一樣的。通過特有的PLL設計技術，可編程振蕩器能夠提供可媲美一流石英振蕩器的抖動性能，同時克服級聯(lián)PLL帶來的問題。這些高性能的基于PLL的振蕩器能夠用于處理器/SoC時鐘，以及高速串行器、PHY和FPGA時鐘。

　　開發(fā)人員可以使用三個簡單的標準來評價基于PLL的XO能否被用于給定的應用。

　　抖動生成—在級聯(lián)的PLL應用(例如FPGA和PHY時鐘)，XO參考時鐘抖動與FPGA/PHY內(nèi)部PLL抖動相混合。采用低抖動XO參考時鐘(例如<<1ps RMS相位抖動)可以最大化可容許的FPGA/PHY內(nèi)部PLL所產(chǎn)生的抖動值，最大化整體設計的抖動余量。

　　抖動峰值—當?shù)谝患壓偷诙塒LL的環(huán)路帶寬相同時，級聯(lián)PLL存在過大抖動的風險。這種風險很容易通過使用一個具有相對較低內(nèi)部PLL帶寬的基于PLL的振蕩器進行緩解。PLL應當?shù)玫胶芎玫囊种?，以確保不超過1%的峰值(<0.1db)，如圖2所示。通用soc>1MHz。使用具有低抖動峰值和極低內(nèi)部帶寬的基于PLL的振蕩器確保它的峰值不會與下游PLL的帶寬重疊。這種架構使得第二級PLL容易的跟蹤第一級PLL的變化，同時維持可接受的環(huán)路穩(wěn)定性和相位余量。

　　圖2-基于PLL的抖動跟蹤和過濾有助于減輕抖動峰值

　　相位噪聲—怎樣才能知道基于PLL的振蕩器是否適合你的應用呢?使用示波器較容易觀察振蕩器的周期抖動。使用頻譜分析儀進行振蕩器相位噪聲測量。如果你沒有頻譜分析儀，聯(lián)系你的頻率控制供應商進行相位噪聲測量。相位噪聲能夠通過應用所需的相關抖動合成帶寬，直接從相位噪聲圖表中計算出來。相位噪聲圖表也能顯示參考時鐘的雜散性能。疊加在相位抖動上雜散信號能夠容易的進行測量，以確保應用需求得到滿足。相位噪聲圖表也顯示內(nèi)部PLL的任何峰值影響。過阻尼的PLL將展現(xiàn)出低峰值。

　　Silicon Labs提供了一個易于使用的在線抖動計算器，能夠把相位噪聲轉換為抖動。只需要簡單的輸入載波頻率和與其相關的相位噪聲特征數(shù)據(jù)，工具就能計算出時鐘的最終相位抖動、周期抖動和周期間抖動。基于Web的工具在Silicon Labs網(wǎng)站即可獲得。

　　總之，當今的可編程振蕩器提供了卓越的頻率靈活性、短期、可靠的交貨周期。然而，來自不同供應商的可編程振蕩器所提供的PLL性能差異可能相當大。對于包括FPGA收發(fā)器和以太網(wǎng)PHY時鐘在內(nèi)的高性能應用來說，可編程振蕩器能夠容易的通過對比數(shù)據(jù)手冊規(guī)范中的抖動參數(shù)進行評估。

　　在由振蕩器驅動的帶有內(nèi)部PLL的ASIC、SoC、FPGA或PHY應用中，重要的是確保參考振蕩器和SoC的組合不要產(chǎn)生抖動峰值。抖動峰值通常不會列在振蕩器數(shù)據(jù)手冊中。一個簡單的解決方法是進行振蕩器的相位噪聲測量。這個相位噪聲分布將顯示對內(nèi)部PLL的任何峰值影響，并且能夠容易的轉換成等效的時鐘抖動性能。