全面解析Nios Ⅱ嵌入式軟核多處理器系統(tǒng)

通過對(duì)硬件互斥核，程序存儲(chǔ)器分區(qū)，重疊地址空間，啟動(dòng)地址和異常地址的分析，提出了多處理器系統(tǒng)共享片上存儲(chǔ)器、FLASH存儲(chǔ)器和外設(shè)資源的解決方法，為Nios Ⅱ嵌入式多處理器系統(tǒng)的設(shè)計(jì)提供了有效的方法和途徑。

0 引言

基于SoPC 技術(shù)開發(fā)的嵌入式Nios Ⅱ軟核多處理器系統(tǒng)具有可自主設(shè)計(jì)，重構(gòu)性好，軟硬件裁剪容易，系統(tǒng)擴(kuò)充升級(jí)方便，能兼顧性能、體積、功耗、成本、可靠性等方面的要求。研發(fā)嵌入式Nios Ⅱ軟核多處理器系統(tǒng)，是提高嵌入式系統(tǒng)性價(jià)比和實(shí)用性一種有效途徑。

1 片上Nios Ⅱ嵌入式軟核多處理器系統(tǒng)

嵌入式系統(tǒng)的核心是RISC 處理器，具有代表性的RISC軟核處理器是Nios Ⅱ處理器。軟核處理器是指用編程的方法生成的處理器。是一種將硬件邏輯、智能算法、硬件描述語言和編程有機(jī)的結(jié)合出來，設(shè)計(jì)處理器硬件電路的新技術(shù)。

片上Nios Ⅱ嵌入式多處理器系統(tǒng)優(yōu)勢(shì)在于設(shè)計(jì)者可根據(jù)的實(shí)際的需要，自主選擇Nios Ⅱ處理器的類型和數(shù)目并進(jìn)行設(shè)置，對(duì)存儲(chǔ)器和外圍設(shè)備進(jìn)行優(yōu)化配置，最大限度提高片內(nèi)資源和系統(tǒng)資源的利用率。

1.1 Nios Ⅱ處理器

由Nios Ⅱ軟核處理器構(gòu)建的系統(tǒng)，對(duì)系統(tǒng)軟硬件容易進(jìn)行裁剪，并可集成在一個(gè)FPGA 芯片上，構(gòu)建系統(tǒng)和實(shí)時(shí)評(píng)估非常迅速、方便，可大大地縮短設(shè)計(jì)周期，降低設(shè)計(jì)風(fēng)險(xiǎn)。

1.2 多處理器系統(tǒng)類型

按共享資源分為非共享資源多處理器系統(tǒng)和共享資源多處理器系統(tǒng)兩種。非共享資源多個(gè)處理器系統(tǒng)中的多個(gè)Nios Ⅱ處理器完全是獨(dú)立的，不共享系統(tǒng)資源，處理器相互之間無干擾，系統(tǒng)結(jié)構(gòu)不太復(fù)雜。共享資源多處理器系統(tǒng)在共享資源的情況下，要確保多個(gè)Nios Ⅱ處理器安全、可靠的工作，它對(duì)提高每個(gè)處理器的性能、減小體積，降低成本和功耗有利，但系統(tǒng)軟件的設(shè)計(jì)較為復(fù)雜。

按處理器拓?fù)浣Y(jié)構(gòu)分為2 種，一種是非層次結(jié)構(gòu)，處理器與系統(tǒng)組件的連接容易;另一種是層次結(jié)構(gòu)，它可根據(jù)實(shí)際需要來確定Nios Ⅱ處理器的數(shù)目，優(yōu)化系統(tǒng)的內(nèi)部結(jié)構(gòu)，有效利用FPGA芯片的資源。但存在平衡多處理器的負(fù)載和任務(wù)協(xié)調(diào)的問題。

2 共享資源多處理器系統(tǒng)

由多個(gè)Nios Ⅱ軟核處理器，一套片上外設(shè)接口，片上存儲(chǔ)器，片外存儲(chǔ)器接口等并集成在一個(gè)FPGA芯片上，構(gòu)成片上嵌入式Nios Ⅱ軟核多處理器系統(tǒng)的基本架構(gòu)。

2.1 共享系統(tǒng)資源

Nios Ⅱ多處理器系統(tǒng)可共享存儲(chǔ)器、外圍設(shè)備系統(tǒng)資源。為了確保每個(gè)處理器共享資源，防止由于處理器之間的干擾，引起程序或數(shù)據(jù)的錯(cuò)誤，導(dǎo)致整個(gè)系統(tǒng)的崩潰。Nios Ⅱ多處理器系統(tǒng)中使用硬件互斥核組件對(duì)共享資源進(jìn)行保護(hù)處理，以協(xié)調(diào)各個(gè)處理器的正常工作，確保處理器之間不受干擾，從而提高多處理器系統(tǒng)的性能。

2.2 硬件互斥核

用硬件互斥核來協(xié)調(diào)各個(gè)處理器對(duì)共享資源的訪問。硬件互斥核是沒有內(nèi)部功能的，是一個(gè)簡單的QSYS組件。它提供了一個(gè)協(xié)議來保證對(duì)共享資源的所有權(quán)的互斥，互斥協(xié)議是在任何時(shí)刻只有一個(gè)處理器允許訪問共享硬件資源，這樣才能有效保護(hù)多個(gè)處理器訪問使用硬件資源，防止數(shù)據(jù)的損壞或系統(tǒng)的崩潰。互斥核mutex提供一個(gè)原子的測(cè)試和設(shè)置操作，它允許處理器測(cè)試，如果互斥是可用的話，獲得互斥鎖處理器進(jìn)行單一的操作。當(dāng)處理器完成使用共享外設(shè)與互斥鎖，會(huì)釋放互斥鎖。此后，另一個(gè)處理器可以獲取該互斥鎖和共享外設(shè)的使用權(quán)。

需要注意，互斥核并沒有外設(shè)系統(tǒng)被多個(gè)處理器同時(shí)訪問的物理保護(hù)，運(yùn)行在處理器上的軟件負(fù)責(zé)遵守互斥協(xié)議，軟件通過寫獲取互斥鎖后，處理器訪問其相關(guān)聯(lián)的共享外圍設(shè)備。多個(gè)處理器訪問一個(gè)mutex核，則每個(gè)處理器有一個(gè)唯一的標(biāo)識(shí)符ID(cpuid)。Altera提供了Nios Ⅱ處理器訪問硬件的子程序，這些函數(shù)是針對(duì)mutex 核的，直接對(duì)底層硬件進(jìn)行操作，每個(gè)處理器通過寫它的cpuid 控制寄存器的值到mutex 寄存器的owner 域?qū)utex 加鎖，而mutex 不能對(duì)HAL API 或ANSI C標(biāo)準(zhǔn)庫進(jìn)行訪問。

3 片上嵌入式Nios Ⅱ軟核六處理器系統(tǒng)實(shí)例

片上嵌入式Nios Ⅱ六處理器硬件系統(tǒng)結(jié)構(gòu)示意圖如圖1所示。

3.1 硬件系統(tǒng)結(jié)構(gòu)

由六個(gè)Nios Ⅱ處理器、硬件互斥核、片上存儲(chǔ)器、JTAG UART、定時(shí)器、FLASH 控制器、FLASH 存儲(chǔ)器、System ID、Avalon Switch Fabric總線組成系統(tǒng)硬件的基本結(jié)構(gòu)。該系統(tǒng)采用層次結(jié)構(gòu)，其中第六個(gè)Nios Ⅱ處理器、片上存儲(chǔ)器、JTAG UART、System ID、定時(shí)器、FLASH 控制和存儲(chǔ)器處在結(jié)構(gòu)的頂層。處在底層的5 個(gè)子系統(tǒng)共享存儲(chǔ)器資源，每個(gè)子系統(tǒng)包含一個(gè)NiosⅡ處理器、JTAG UART、定時(shí)器和硬件互斥核，用Ava-lon-MM、Pipeline Bridges將邏輯相鄰的子系統(tǒng)處理器和互斥核之間連接成一個(gè)環(huán)，連接子系統(tǒng)與系統(tǒng)頂層組件之間的通信通道。

3.2 Nios Ⅱ處理器選擇和參數(shù)設(shè)置

Nios Ⅱ處理器有快速型、標(biāo)準(zhǔn)型和經(jīng)濟(jì)型三種類型[3],快速型配置性能最高，經(jīng)濟(jì)型配置占用片內(nèi)資源最少，標(biāo)準(zhǔn)型配置的性能和占用片上資源介于快速型和經(jīng)濟(jì)型之間。根據(jù)實(shí)際應(yīng)用需要對(duì)系統(tǒng)性價(jià)比及功耗的要求，合理選擇和配置Nios Ⅱ處理器。

多處理器系統(tǒng)中對(duì)每一個(gè)處理器都要進(jìn)行正確的設(shè)置，否則即使創(chuàng)建的硬件系統(tǒng)已通過編譯并生成，也會(huì)造成多處理器系統(tǒng)不能正常運(yùn)行的問題。如果多個(gè)處理器使用片上存儲(chǔ)器為共享程序存儲(chǔ)器，則必須正確設(shè)計(jì)異常地址。如果使用CFI FLASH存儲(chǔ)器區(qū)域作為多個(gè)處理器的引導(dǎo)區(qū)，則必須要正確設(shè)計(jì)復(fù)位地址。使用不同類型的存儲(chǔ)器要正確的進(jìn)行設(shè)置。

3.3 共享程序存儲(chǔ)器

為了降低成本、功耗，簡化多處理器系統(tǒng)結(jié)構(gòu)，實(shí)例中利用FPGA的芯片資源共享程序存儲(chǔ)器，六個(gè)Nios Ⅱ處理器的運(yùn)行軟件共同使用片上存儲(chǔ)器，每個(gè)處理器的軟件位于片上存儲(chǔ)器所屬特有的存儲(chǔ)器區(qū)域。如果六個(gè)處理器的軟件在片上存儲(chǔ)器運(yùn)行，假設(shè)每個(gè)處理器的軟件需要有8 KB的內(nèi)存空間用于程序代碼和數(shù)據(jù)。這樣第一個(gè)處理器使用片上存儲(chǔ)器0×0~0x1FFF之間的作為其程序空間，第二個(gè)處理器使用片上存儲(chǔ)器0×2000~0x3FFF 之間的區(qū)域，第三個(gè)處理器使用片上存儲(chǔ)器0×4000~0x5FFF之間的區(qū)域;其他各個(gè)處理器所需的存儲(chǔ)器區(qū)域采用同樣的方法對(duì)片上存儲(chǔ)器進(jìn)行分區(qū)。

Nios Ⅱ SBT 提供了一個(gè)簡單的存儲(chǔ)器分區(qū)模式，允許多個(gè)處理器的軟件運(yùn)行于同一存儲(chǔ)器的不同區(qū)域，確保位于存儲(chǔ)器中的主要代碼段的鏈接和固定地址。

圖2所示六個(gè)處理器在片上儲(chǔ)存器的分區(qū)及代碼段的鏈接。