基于ARM的石英晶體測(cè)試系統(tǒng)中DDS信號(hào)源設(shè)計(jì)

摘要 針對(duì)π網(wǎng)絡(luò)石英晶體參數(shù)測(cè)試系統(tǒng)，采用以STM32F103ZET6型ARM為MCU控制DDS產(chǎn)生激勵(lì)信號(hào)。該測(cè)試系統(tǒng)相對(duì)于傳統(tǒng)的PC機(jī)測(cè)試系統(tǒng)具有設(shè)備簡(jiǎn)單、操作方便，較之普通單片機(jī)測(cè)試系統(tǒng)又具有資源豐富、運(yùn)算速度更快等優(yōu)點(diǎn)。AD9852型DDS在ARM控制下能產(chǎn)生0～100 MHz掃頻信號(hào)，經(jīng)試驗(yàn)數(shù)據(jù)分析得到信號(hào)精度達(dá)到0.5×10-6，基本滿足設(shè)計(jì)要求。該系統(tǒng)將以其小巧、快速、操作方便、等優(yōu)點(diǎn)被廣泛采用。

關(guān)鍵詞 石英晶體;DDS;AD9852;STM32F103ZET6

產(chǎn)生正弦激勵(lì)信號(hào)一般可以通過(guò)振蕩電路或直接數(shù)字頻率合成器(Direct Digital Frequency Synthesis，DDS)，DDS較振蕩電路具有相位噪聲小、雜散抑制好、可產(chǎn)生連續(xù)波信號(hào)、掃頻信號(hào)和頻率捷變信號(hào)等優(yōu)點(diǎn)。石英晶體電參數(shù)測(cè)試中激勵(lì)信號(hào)的指標(biāo)如幅度、頻率的穩(wěn)定性對(duì)后續(xù)的測(cè)量精度至關(guān)重要。所以系統(tǒng)采用AD9852型DDS作為信號(hào)源。石英晶體電參數(shù)測(cè)試系統(tǒng)中，DDS可以同時(shí)產(chǎn)生多路正弦信號(hào)，并可對(duì)信號(hào)的頻率、幅度、相位精確控制，用以測(cè)量石英晶體電參數(shù)，隨著對(duì)石英晶體頻率精度的要求越來(lái)越高，DDS的信號(hào)源設(shè)計(jì)及控制具有重要現(xiàn)實(shí)意義。

1 π網(wǎng)絡(luò)法測(cè)試原理

在串聯(lián)諧振狀態(tài)下，石英晶體等效電路模型如圖1所示，C0為靜態(tài)電容;L1為動(dòng)態(tài)電感;Rr是串聯(lián)諧振電阻;C1為動(dòng)態(tài)電容。

其等效阻抗為

式中，ω為信號(hào)源所輸出信號(hào)的角頻率，ω=2πf;Zs為π網(wǎng)絡(luò)的等效阻抗。根據(jù)式(1)可以畫出石英晶體阻抗一頻率特性曲線如圖2所示，f0為石英晶體的串聯(lián)諧振頻率，f1為并聯(lián)諧振頻率，本系統(tǒng)需要測(cè)量石英晶體的串聯(lián)諧振頻率。

由圖2可以看出，當(dāng)信號(hào)源頻率為f1時(shí)，石英晶體的阻抗最小;當(dāng)信號(hào)源頻率為時(shí)石英晶體的阻抗最大。利用這個(gè)特性可以得到石英晶體的串聯(lián)諧振頻率、并聯(lián)諧振頻率等參數(shù)。石英晶體電參數(shù)測(cè)試方法有3種：阻抗計(jì)法、π網(wǎng)絡(luò)最大傳輸法、π網(wǎng)絡(luò)零相位法。π網(wǎng)絡(luò)最大傳輸法是將石英晶體插入一個(gè)π網(wǎng)絡(luò)中，不斷改變π網(wǎng)絡(luò)一端激勵(lì)信號(hào)的頻率，在另一端測(cè)量輸出信號(hào)電壓值，當(dāng)電壓達(dá)到最大值時(shí)的頻率即為串聯(lián)諧振頻率。其特點(diǎn)是測(cè)試設(shè)備較復(fù)雜，不易捕獲峰值電壓時(shí)的頻率，精度較高;π網(wǎng)絡(luò)零相位法原理;π網(wǎng)絡(luò)零相位法是將石英晶體插入一個(gè)π網(wǎng)絡(luò)中，在一端不斷輸出掃頻信號(hào)，用矢量電壓表檢測(cè)π網(wǎng)兩端的相位差，當(dāng)相位差為零時(shí)的頻率即為串聯(lián)諧振頻率。π網(wǎng)絡(luò)最大傳輸法與π網(wǎng)絡(luò)零相位法的主要差別是沒(méi)有鑒相電路，將這兩種方法統(tǒng)稱為π網(wǎng)絡(luò)法。