低功耗制造測(cè)試技術(shù)

圖3：TetraMAX ATPG工具的“低功率填充”。

低功率填充向量可以檢測(cè)額外故障，但比標(biāo)準(zhǔn)ATPG向量要少，因?yàn)槊總€(gè)低功率填充激勵(lì)中的偽隨機(jī)位都被移除了。因此，低功率填充ATPG一般要比標(biāo)準(zhǔn)ATPG產(chǎn)生更多的向量才能獲得相同的故障覆蓋率。盡管如此，本節(jié)所描述的技術(shù)在壓縮方面非常靈活，如圖4所示：當(dāng)應(yīng)用更多的壓縮時(shí)，測(cè)試周期數(shù)只比基本案例(所有掃描啟動(dòng)沒(méi)有被激活，沒(méi)有低功率填充)稍多一些。該圖也顯示了在捕獲模式期間由完整向量集與壓縮率之間關(guān)系所得到的峰值開(kāi)關(guān)動(dòng)作。而峰值開(kāi)關(guān)動(dòng)作的減少幾乎與壓縮率無(wú)關(guān)。

圖4：測(cè)試周期數(shù)和峰值開(kāi)關(guān)動(dòng)作與壓縮率之間的關(guān)系。

低功率填充ATPG還能降低掃描移位期間的平均功率，從而節(jié)省花在測(cè)試儀上的時(shí)間乃至成本。一般來(lái)說(shuō)，復(fù)制關(guān)注位值可以減少激勵(lì)向量中90%以上的邏輯狀態(tài)轉(zhuǎn)換，以及減少響應(yīng)向量中10-50%的邏輯狀態(tài)轉(zhuǎn)換。由于激勵(lì)和響應(yīng)是同時(shí)被掃描的，因此觸發(fā)器開(kāi)關(guān)動(dòng)作的凈平均減少量約為50%。本文介紹的技術(shù)可以減少更高的量，因?yàn)槟K中只有極少的關(guān)注位沒(méi)被測(cè)試到。

在理解低功率填充功能如何工作之后，就很容易了解為什么各模塊要擁有自己的壓縮電路。如果壓縮是“平坦的”(指單個(gè)解壓器/壓縮器被嵌在各模塊的頂層而不是里面)，那么解壓器輸出就可以分別輸入到所有模塊上的掃描鏈。被測(cè)模塊的關(guān)注位因而無(wú)需被掃描進(jìn)所有的其它模塊，并導(dǎo)致大量的邏輯狀態(tài)轉(zhuǎn)換。相反，將壓縮電路嵌入到模塊中會(huì)使到各模塊掃描鏈的輸出受到限制，從而形成了在移位操作時(shí)無(wú)法通過(guò)的關(guān)注位“邊界”。將壓縮邏輯嵌入進(jìn)設(shè)計(jì)物理層里還有進(jìn)一步的好處，即可以減少布線(xiàn)擁塞，最終減少壓縮的面積開(kāi)銷(xiāo)成本。

通過(guò)時(shí)鐘域反映功率預(yù)算

雖然物理模塊內(nèi)的嵌入式壓縮有助于減少布線(xiàn)擁塞，但本節(jié)介紹的技術(shù)無(wú)需通過(guò)分割設(shè)計(jì)以反映功率預(yù)算。相反，可以使用TetraMAX中獨(dú)特的功能將觸發(fā)器開(kāi)關(guān)動(dòng)作預(yù)算規(guī)定為ATPG制約。

在該種情況下假設(shè)設(shè)計(jì)具備足夠多的時(shí)鐘，因而單個(gè)時(shí)鐘不能控制足夠的電路以超出功率預(yù)算。該工具試圖在捕獲模式下只啟動(dòng)某些時(shí)鐘來(lái)滿(mǎn)足功率制約。剩余時(shí)鐘在捕獲模式中不工作，在移位操作結(jié)束時(shí)保持其狀態(tài)。這意味著這些范圍(邏輯網(wǎng)絡(luò)或時(shí)鐘網(wǎng)絡(luò))內(nèi)沒(méi)有開(kāi)關(guān)動(dòng)作，低功率填充的好處僅限于降低掃描移位期間的平均功率。需要注意的是，ATPG必須完全控制所有的時(shí)鐘(外部時(shí)鐘或PLL產(chǎn)生的時(shí)鐘由一個(gè)或多個(gè)片上時(shí)鐘控制器所管理)。

圖5所示設(shè)計(jì)具有受ATPG控制的7個(gè)時(shí)鐘域。值得注意的是，用于壓縮的物理模塊的分割不需與時(shí)鐘域一致，以確保測(cè)試期間的低功率操作。設(shè)計(jì)中的所有觸發(fā)器共享相同的掃描啟動(dòng)，從而使得所有的故障包括域間故障能一次性地被ATPG發(fā)現(xiàn)。這種簡(jiǎn)單、高度自動(dòng)化的流程可以產(chǎn)生緊湊格式的低功率向量集。

圖5：具有7個(gè)時(shí)鐘域的設(shè)計(jì)。

本文小結(jié)

本文介紹了制造測(cè)試過(guò)程中引入的動(dòng)態(tài)功耗如何反過(guò)來(lái)影響被測(cè)器件的性能。測(cè)試中過(guò)高的峰值功耗會(huì)增加延遲并導(dǎo)致不可預(yù)料的測(cè)試結(jié)果，而測(cè)試期間中過(guò)高的平均功率所引起的熱問(wèn)題則會(huì)損壞器件。上述兩個(gè)功率問(wèn)題如果處理不正確將增加制造商的成本，而使用最先進(jìn)工藝制造的大規(guī)模SoC尤其容易受這些問(wèn)題的影響。

不僅因?yàn)檫@些設(shè)計(jì)中使用了大量的觸發(fā)器，同時(shí)還因?yàn)樾枰酶邥r(shí)間分辨率的實(shí)速測(cè)試來(lái)檢測(cè)小延遲故障。為了解決這些問(wèn)題，設(shè)計(jì)師們正在整合測(cè)試自動(dòng)化的先進(jìn)成果和DFT方法來(lái)創(chuàng)建低功率制造測(cè)試。本文重點(diǎn)介紹了兩種創(chuàng)新性技術(shù)，它們可將開(kāi)關(guān)動(dòng)作降低到與器件任務(wù)模式工作時(shí)相當(dāng)?shù)乃?。這兩種方法的主要區(qū)別在于設(shè)計(jì)師將功率預(yù)算并入DFT過(guò)程中的方式。