優(yōu)化針對(duì)高端應(yīng)用處理器的電源管理

　　針對(duì)當(dāng)今便攜式應(yīng)用處理器的電源管理解決方案的集成度越來(lái)越高了?？偣摹⒋龣C(jī)和休眠電流消耗會(huì)影響電池的大小、原材料成本與產(chǎn)品驗(yàn)收。設(shè)計(jì)智能手機(jī)或PDA之類的便攜式器件時(shí)，系統(tǒng)設(shè)計(jì)師必須考慮電源的多種變量。智能手機(jī)越來(lái)越耗電，需要高度集成的電源管理解決方案，以便在盡可能最小的PCB面積中滿足整體設(shè)計(jì)對(duì)最長(zhǎng)電池壽命的要求。當(dāng)今的應(yīng)用處理器要求內(nèi)核、I/O、存儲(chǔ)器和外設(shè)具有獨(dú)立的電源域。LP3971是一個(gè)靈活的電源管理單元（PMU），借助于3個(gè)高效降壓轉(zhuǎn)換器和6個(gè)LDO可以滿足全部要求。應(yīng)用處理器需要多個(gè)電源電壓，其可根據(jù)核心電源管理器和系統(tǒng)架構(gòu)的要求進(jìn)行優(yōu)化。LP3971滿足了廣泛的系統(tǒng)要求，具有I²C控制的輸出電壓，和工廠可配置的加電順序以及默認(rèn)的輸出電壓。本設(shè)計(jì)思想集中在利用LP3971降壓轉(zhuǎn)換器和PDA或智能手機(jī)用LDO來(lái)為微處理器的低壓軌供電。

　　設(shè)計(jì)系統(tǒng)時(shí)，工程師必須平衡所有的要求，如成本、PCB面積、元件尺寸、通話時(shí)間、待機(jī)時(shí)間、電池容量和時(shí)間表。RAM需要一個(gè)最大電流為400 mA的1.5V 電源。讓我們從最簡(jiǎn)單、成本最低的解決方案——直接與圖1所示的鋰離子(Li-Ion)電池相連的低壓降(LDO)穩(wěn)壓器——開始。電池電壓起初為4.2V，逐漸降至3.2V，在對(duì)電池充電或替換該電池之前系統(tǒng)均處于休眠狀態(tài)。圖2對(duì)典型的鋰離子電池放電周期進(jìn)行了說(shuō)明。對(duì)于圖1所示的配置，LDO 5的效率為：
　　　　　　LDO%效率= [(V_OUT×I_OUT) / V_IN×(I_OUT + Iq)]×10

　　對(duì)于本例和本文中的所有其它例子，均忽略Iq，因?yàn)榕cI_OUT (400 mA)相比它很小。于是，效率等式就變?yōu)椋?BR>　　　　　　LDO%效率 = [(V_OUT) / (V_IN)]×100

　　如果V_IN = 4.2V且V_OUT = 1.5V，則LDO效率為1.5/4.2 = 36%。

　　總功率(P_T) = 4.2×0.400 = 1.70W

　　未提供給輸出負(fù)載的全部功率將在LDO內(nèi)以熱的形式消耗掉。

　　功耗(P_D) = (V_IN - V_OUT)×I_OUT = (4.2 - 1.5)×0.400 = 1.1W

　　1.1W的功率將以熱的形式消耗掉。

　　我們剛才計(jì)算了最大的連續(xù)功耗（P_T）。RAM不會(huì)長(zhǎng)時(shí)間在該水平下工作。如果占空比為10%，則平均功耗為：
　　　　　　P_T = 0.10×1.7 = 0.17W

　　I_MAX下，RAM的工作時(shí)間取決于應(yīng)用、電源管理固件和操作系統(tǒng)。

　　如圖2所示，電池電壓不會(huì)長(zhǎng)時(shí)間保持在4.2V的水平上。我們重新計(jì)算一下額定電壓為3.6V的電池的功耗。

　　V_OUT仍為1.5V，則LDO效率為42%。

　　如果系統(tǒng)所需的低功耗和圖1所示的配置得不到滿足，則考慮圖3所示的解決方案，在那里L(fēng)DO 5的輸入與Buck 3的輸出（其被設(shè)為1.8V，以便為存儲(chǔ)器供電）相連。

　　對(duì)于圖3所示的配置，當(dāng)LDO 5的輸入與1.8V的軌相連時(shí)，按下式計(jì)算效率：
　　　　　　LDO%效率= V_OUT / V_IN = (1.5V / 1.8V)×100 = 83%

　　功耗約為：
　　　　　　PD = (V_IN - V_OUT)×I_OUT = (1.8 - 1.5)×0.400 = 0.12W

　　0.12W的功率將以熱的形式消耗掉。

　　在這里請(qǐng)注意，LDO 5效率為83%。如果我們采用開關(guān)電源而非LDO 5的話，效率僅為85%，對(duì)于該模塊僅提高了2%。

　　然而，整體效率取決于所用的轉(zhuǎn)換器的類型。利用LP3671降壓轉(zhuǎn)換器數(shù)據(jù)表中的效率曲線（圖4），由這種雙轉(zhuǎn)換DC/DC + LDO引起的系統(tǒng)損耗占整個(gè)系統(tǒng)損耗的78%。LDO是成本最低、尺寸最小和噪聲最低的解決方案。

　　增加另一個(gè)DC/DC轉(zhuǎn)換器來(lái)為RAM供電會(huì)將PCB面積增加10mm²（由于需要增加的大電感的尺寸為3mm×3 mm），并會(huì)提高系統(tǒng)的整體噪聲。如果沒(méi)有1.8V的電源，則可以使用電壓低于V_BATT的任何降壓轉(zhuǎn)換器電壓軌。LDO的輸入電壓越低，效率則越高——只要輸入電壓大于V_OUT + V_DROPOUT。

　　結(jié)論

　　不必?fù)?dān)心何時(shí)采用LDO來(lái)為本文所示的低壓微處理器供電。問(wèn)問(wèn)您自己：“我真的想用額外的降壓轉(zhuǎn)換器和電感來(lái)將系統(tǒng)效率僅提高幾個(gè)百分點(diǎn)嗎？”用降壓轉(zhuǎn)換器為低壓軌供電會(huì)增加PMIC的尺寸，需要添加一個(gè)3mm×3mm的電感，而且會(huì)增加BOM成本和PCB面積。相反，LDO經(jīng)濟(jì)實(shí)惠、尺寸小、且簡(jiǎn)便易用，更不用提它是成本最低的解決方案了，并且還能針對(duì)您的應(yīng)用對(duì)其進(jìn)行優(yōu)化。