新聞中心

EEPW首頁(yè) > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 針對(duì)高速串行接口設(shè)計(jì)的高效時(shí)鐘解決方案

針對(duì)高速串行接口設(shè)計(jì)的高效時(shí)鐘解決方案

作者: 時(shí)間:2013-07-14 來(lái)源:網(wǎng)絡(luò) 收藏
使用一塊板的話應(yīng)該產(chǎn)生更低的抖動(dòng)結(jié)果。

針對(duì)高速串行接口設(shè)計(jì)的高效時(shí)鐘解決方案
圖4:抖動(dòng)測(cè)試結(jié)果。

針對(duì)高速串行接口設(shè)計(jì)的高效時(shí)鐘解決方案
表1

ispClock 5406D的配置存儲(chǔ)在片上非易失性存儲(chǔ)器中,可通過(guò)JTAG接口進(jìn)行再編程。器件上的許多功能還可以通過(guò)I2C接口進(jìn)行“即時(shí)”修改?;趇spClock 5406D的系統(tǒng)的可編程特性支持許多附加功能,包括:TH和TCO時(shí)序裕度測(cè)量,有助于設(shè)計(jì)穩(wěn)定性的測(cè)試;使用發(fā)送和接收通道間獨(dú)立的偏移的裕度測(cè)試,提高了可制造性;在數(shù)據(jù)有效窗口的中心進(jìn)行準(zhǔn)確的對(duì)齊,增強(qiáng)了系統(tǒng)的可靠性。

分頻器相關(guān)文章:分頻器原理
晶振相關(guān)文章:晶振原理

上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉