電路常識(shí)性概念之MOS管及簡(jiǎn)單CMOS邏輯門電路原理

我們都知道現(xiàn)代單片機(jī)主要是采用CMOS工藝制成的。

1、MOS管MOS管又分為兩種類型：

N型和P型。如下圖所示：

以N型管為例，2端為控制端，稱為“柵極”;3端通常接地，稱為“源極”;源極電壓記作Vss，1端接正電壓，稱為“漏極”，漏極電壓記作VDD。要使1端與3端導(dǎo)通，柵極2上要加高電平。對(duì)P型管，柵極、源極、漏極分別為5端、4端、6端。要使4端與6端導(dǎo)通，柵極5要加低電平。在CMOS工藝制成的邏輯器件或單片機(jī)中，N型管與P型管往往是成對(duì)出現(xiàn)的。同時(shí)出現(xiàn)的這兩個(gè)CMOS管，任何時(shí)候，只要一只導(dǎo)通，另一只則不導(dǎo)通(即“截止”或“關(guān)斷”)，所以稱為“互補(bǔ)型CMOS管”。

2、CMOS邏輯電平

高速CMOS電路的電源電壓VDD通常為+5V;Vss接地，是0V。高電平視為邏輯“1”，電平值的范圍為：VDD的65%～VDD(或者VDD-1.5V～VDD)低電平視作邏輯“0”，要求不超過(guò)VDD的35%或0～1.5V。+1.5V～+3.5V應(yīng)看作不確定電平。在硬件設(shè)計(jì)中要避免出現(xiàn)不確定電平。近年來(lái)，隨著亞微米技術(shù)的發(fā)展，單片機(jī)的電源呈下降趨勢(shì)。低電源電壓有助于降低功耗。VDD為3.3V的CMOS器件已大量使用。在便攜式應(yīng)用中，VDD為2.7V，甚至1.8V的單片機(jī)也已經(jīng)出現(xiàn)。將來(lái)電源電壓還會(huì)繼續(xù)下降，降到0.9V，但低于VDD的35%的電平視為邏輯“0”，高于VDD的65%的電平視為邏輯“1”的規(guī)律仍然是適用的。3、非門

非門(反向器)是最簡(jiǎn)單的門電路，由一對(duì)CMOS管組成。其工作原理如下：

A端為高電平時(shí)，P型管截止，N型管導(dǎo)通，輸出端C的電平與Vss保持一致，輸出低電平;A端為低電平時(shí)，P型管導(dǎo)通，N型管截止，輸出端C的電平與VDD一致，輸出高電平。

4、與非門

與非門工作原理：

①、A、B輸入均為低電平時(shí)，1、2管導(dǎo)通，3、4管截止，C端電壓與VDD一致，輸出高電平。

②、A輸入高電平，B輸入低電平時(shí)，1、3管導(dǎo)通，2、4管截止，C端電位與1管的漏極保持一致，輸出高電平。

③、A輸入低電平，B輸入高電平時(shí)，情況與②類似，亦輸出高電平。

④、A、B輸入均為高電平時(shí)，1、2管截止，3、4管導(dǎo)通，C端電壓與地一致，輸出低電平。5、或非門

或非門工作原理：

①、A、B輸入均為低電平時(shí)，1、2管導(dǎo)通，3、4管截止，C端電壓與VDD一致，輸出高電平。

②、A輸入高電平，B輸入低