EMI/EMC設(shè)計(jì)講座：印刷電路板的EMI噪訊對(duì)策技巧

接著針對(duì)被測(cè)基板A進(jìn)行層結(jié)構(gòu)改善，制作圖15所示6層Built up被測(cè)基板B，它是利用「Pad on Via」與「雷射Via」加工技術(shù)，將上述被測(cè)基板A的外層信號(hào)線導(dǎo)線變成內(nèi)層，使Return電流可能流入接地Plane，外層當(dāng)作接地Plane包覆所有信號(hào)層。

改變被測(cè)基板結(jié)構(gòu)主要理由是一般4層基板的Return路徑，通常都設(shè)有可以通行電源Plane或是最短距離接地，因此在貫穿部位經(jīng)常造成Return路徑迂回問(wèn)題，如果信號(hào)導(dǎo)線包覆接地Plane，如此一來(lái)大部份的Return路徑會(huì)流入接地 Plane，進(jìn)而解決Return路徑迂回的困擾，被測(cè)基板B就是根據(jù)上述構(gòu)想制成 ，因此Return路徑在PCB整體減少30%，同時(shí)縮減信號(hào)圖案與Return路徑構(gòu)成的電流Loop距離，進(jìn)而達(dá)成EMI噪訊抑制的目的。圖16是被測(cè)基板B的各層結(jié)構(gòu)圖。

圖16是被測(cè)基板B的EMI噪訊測(cè)試結(jié)果，根據(jù)測(cè)試結(jié)果顯示包含利用外層接地Plane的遮蔽(Field)結(jié)構(gòu)，與回避Return路徑迂回的設(shè)計(jì)確實(shí)具有抑制EMI噪訊的效果，不過(guò)實(shí)際上各式各樣的電路基板要作如此的層結(jié)構(gòu)變更，勢(shì)必面臨制作成本暴增的困擾，尤其是所有信號(hào)導(dǎo)線都將Return路徑列入設(shè)計(jì)考慮的話，幾乎無(wú)法作業(yè)，因此Layout階段盡量避免高頻信號(hào)導(dǎo)線透過(guò)Via作布線，同時(shí)必需在該信號(hào)導(dǎo)線鄰近的層設(shè)置接地Plane，藉此防止Return路徑迂回或是分?jǐn)?，接地Plane之間以復(fù)數(shù)Via連接，Return路徑利用復(fù)數(shù)Via作理想性的歸返。

c.設(shè)置多點(diǎn)Grand接地

Return電流流動(dòng)時(shí)PCB內(nèi)的接地Plane會(huì)產(chǎn)生電位差，該電位差往往是EMI噪訊的發(fā)生原因之一，而且可能會(huì)通過(guò)PCB形成所謂的二次噪訊，因此將接地Plane與金屬板作多點(diǎn)連接(圖18、圖19)，使PCB的側(cè)面與中心位置得電位差均勻化，同時(shí)降低接地Plane本身的阻抗(Impedance)并抑制電壓下降。

圖20是多點(diǎn)接地后的EMI測(cè)試結(jié)果，由圖可知低頻領(lǐng)域EMI噪訊強(qiáng)度略為上升，不過(guò)200MHz以上時(shí)EMI噪訊受到抑制，這意味著多點(diǎn)接地的有效性獲得證實(shí)。

d.鋪設(shè)Shield

圖21是在基板側(cè)面鋪設(shè)Shield的實(shí)際外觀，具體方法是在基板側(cè)面粘貼導(dǎo)電膠帶，試圖藉此抑制基板內(nèi)層信號(hào)線、Via與電源Plane的噪訊，接著再與外層接地Plane連接，測(cè)試基板側(cè)面的EMI噪訊遮蔽效果，圖22是基板側(cè)面鋪設(shè)Shield的EMI測(cè)試結(jié)果，根據(jù)測(cè)試結(jié)果顯示200MHz以下時(shí)EMI噪訊強(qiáng)度有下降趨勢(shì)，甚至符合規(guī)范的Level，證實(shí)基板側(cè)面鋪設(shè)Shield確實(shí)可以抑制EMI噪訊。

實(shí)際制作PCB時(shí)在基板側(cè)面鋪設(shè)Shield，同樣會(huì)面臨成本上升的質(zhì)疑，類(lèi)似圖23在基板側(cè)面附近設(shè)置接地Plane與連續(xù)性貫穿Via的新結(jié)構(gòu)，除了可是解決成本問(wèn)題之外，還可以有效抑制基板側(cè)面的EMI噪訊強(qiáng)度;圖24是結(jié)合以上各種EMI噪訊對(duì)策的PCB測(cè)試結(jié)果。

結(jié)語(yǔ)

綜合以上介紹的EMI噪訊對(duì)策，分別如下所示:

?設(shè)置EMI噪訊對(duì)策用電容

?回避Return路徑迂回的基板層結(jié)構(gòu)設(shè)計(jì)

?設(shè)置多點(diǎn)Grand接地

?基板側(cè)面包覆Shield

實(shí)際上PCB得EMI噪訊對(duì)策會(huì)隨著組件封裝、導(dǎo)線、基板外形、層結(jié)構(gòu)，與筐體限制出現(xiàn)極大差異，因此本文主要是探討如何在PCB Layout階段，充分應(yīng)用EMI噪訊對(duì)策手法，根據(jù)一連串的對(duì)策中找出最符合制作成本，同時(shí)又可以滿足規(guī)范要求的方法。