面向有挑戰(zhàn)性功能塊的時序收斂技術(shù)

步驟4
我們可對步驟1中加亮I/O密度的腳本進行修改，用于加亮繞障I/O密度。當將一個網(wǎng)路分為多個小段的進行計算時，首先要在已發(fā)現(xiàn)的繞障網(wǎng)路名單中進行過濾，且只計算名單中有的那些網(wǎng)路。由于過濾后引腳數(shù)將會大大降低，因此設計師需要調(diào)整每個分色的閾值。最終結(jié)果見圖4。

步驟5
圖4證明了白色區(qū)域具有最多繞障的I/O網(wǎng)路。這建議我們：
1.移動大型宏，這是塊設計師可執(zhí)行的最直接動作。
2.最高層分配引腳時降低白色/紅色區(qū)域的引腳密度，這需要最高層設計師與功能塊設計協(xié)作進行。

通常，這些大型宏被設置在那個地方肯定有其原因存在，因此在一些實際項目中重新分布模型引腳這種方式要更為切實可行。

這只是“如何將我們的經(jīng)驗轉(zhuǎn)換為可視化檢查”的一個例子。設計師不僅可對這種繞障I/O進行可視化處理來作為潛在問題預測指標，而且還可根據(jù)已經(jīng)過證明的設計相關(guān)經(jīng)驗，將其它因素加入到可視化檢查中來。

第III章：時鐘門控克隆階段選擇

一般來說，執(zhí)行時鐘門控克隆一共有2個階段：fix cell（修復單元）和fix clock（修復時鐘）；設計師還可同時在兩個階段進行克隆。因此在此提出了3種組合：
1.只fix cell階段克隆
2.只fix clock階段克隆
3.兩個階段同時克隆

如果是只fix cell階段克隆，那么設計師可采用命令“run clock gate_clone”在第一次全局布局/布線后執(zhí)行克??；相關(guān)配置可通過“force clock gate_clone”命令來完成。不過完成克隆后，‘force clock gate_clone’設置的約束將變?yōu)闊o效；如再需要fix cell階段克隆，那么設計師還要重新應用這些設置。

作者以幾個功能塊為例，對這3種方法進行了一次測試，通過比較結(jié)果來找出適合其中多數(shù)功能塊的最佳方案。

表1是測試結(jié)果，要點如下：
1.黃色數(shù)據(jù)是一個功能塊的最好TNS，綠色數(shù)據(jù)是最佳區(qū)域。
2.第2種方法帶來了適合大部分案例的最佳結(jié)果，包括最好TNS和最佳區(qū)域。

什么樣差異會導致這樣的結(jié)果？圖5是功能塊一個角點的時鐘門控單元分布：