使用用CPLD和Flash實(shí)現(xiàn)FPGA的配置

　　1 FPGA下載配置模式

　　FPGA配置文件的下載模式有五種：主串模式(masterserial)、從串模式(slave serial)、主并模式(master selectMAP)、從并模式(slave selectMAP)及JTAG模式。其中，JTAG模式在開(kāi)發(fā)調(diào)試階段使用。為了便于開(kāi)發(fā)設(shè)計(jì)階段的調(diào)試，本核心路由器設(shè)計(jì)將JTAG口直接做在信號(hào)處理板上。

　　主、從模式的最大區(qū)別在于：主模式的下載同步時(shí)鐘(CCLK)由FPGA提供；從模式的下載同步時(shí)鐘(CCLK)由外部時(shí)鐘源或者外部控制信號(hào)提供。主模式對(duì)下載時(shí)序的要求比從模式嚴(yán)格得多。因此從處理機(jī)易于控制下載過(guò)程的角度考慮，選擇使用從串模式或從并模式較為合適。本設(shè)計(jì)采用從串模式進(jìn)行FPGA配置。從串模式引腳說(shuō)明如表l所示。

　　從串配置時(shí)序圖如圖l所示。TPROGRAM是配置邏輯的復(fù)位時(shí)間，對(duì)xilinx VIRTEXE和VIRTEX2系列，最小應(yīng)大于300ns。TPL為復(fù)位延遲時(shí)問(wèn)，表明配置邏輯復(fù)位的延續(xù)。對(duì)VIRTEXE系列來(lái)說(shuō)，當(dāng)復(fù)位信號(hào)PROG變?yōu)楦唠娖綍r(shí)，INIT立即變?yōu)楦唠娖剑渲眠壿嬀涂梢越邮张渲脭?shù)據(jù)流；而對(duì)于VIRTEX2系列，TPL最小有500ns的延遲。TICCK為配置時(shí)鐘CCLK的輸出延遲。

　　當(dāng)PROG有效(對(duì)配置邏輯進(jìn)行復(fù)位)時(shí)，F(xiàn)PGA將置低INIT和DONE；PROG變?yōu)楦唠娖綍r(shí)，INIT將延遲一段時(shí)間用于表明復(fù)位狀態(tài)的延續(xù)，繼續(xù)置低INIT可以延遲配置的進(jìn)行。當(dāng)FPGA正在接收配置數(shù)據(jù)時(shí)，INIT變低，表明CRC校驗(yàn)錯(cuò)。當(dāng)配置完所有的數(shù)據(jù)時(shí)，若配置正確，DONE將會(huì)變高。此后FPGA開(kāi)始啟動(dòng)序列，繼續(xù)置低DONE可以延遲啟動(dòng)的進(jìn)行。