新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 一種基于FPGA的三軸伺服控制器的設(shè)計(jì)優(yōu)化

一種基于FPGA的三軸伺服控制器的設(shè)計(jì)優(yōu)化

作者: 時間:2010-10-22 來源:網(wǎng)絡(luò) 收藏

  目前伺服控制器的設(shè)計(jì)多以為控制核心,但的靈活性不如,且在某些環(huán)境比較惡劣的條件如高溫高壓下的應(yīng)用效果會大打折扣,因此以為控制核心,對應(yīng)用于機(jī)載三軸伺服控制平臺的控制器進(jìn)行了設(shè)計(jì)與優(yōu)化。

  1 總體方案

  (Field-Prograromable Gate Array,現(xiàn)場可編程門陣列)是在PAL,GAL,CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個概念,內(nèi)部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸出輸入模塊IOB(Input Output Block)和內(nèi)部連線(Interconnect)三個部分??梢哉f,F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一,因此在設(shè)計(jì)中采用FPGA為控制核心。FPGA的基本特點(diǎn)主要有:采用FPGA設(shè)計(jì)電路,用戶不需要投片生產(chǎn),就能得到可用的芯片;FPGA可做其他全定制或半定制電路的中試樣片;FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳;FPGA是電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險最小的器件之一;FPGA采用高速CHMOS工藝,功耗低,可以與CMOS、TTL電平兼容。

  整個控制器由控制和驅(qū)動兩部分組成,其結(jié)構(gòu)如圖1所示??刂撇糠钟蒄PGA及一些附件組成,該控制器能夠獨(dú)立完成三軸控制器的電機(jī)驅(qū)動波形發(fā)生、閉環(huán)運(yùn)算與控制、與上位機(jī)通信等任務(wù),附件主要用來完成電樞電流的反饋等功能。驅(qū)動模塊由光電耦合器件和放大驅(qū)動芯片等組成。該控制器的最終控制目標(biāo)為對驅(qū)動三軸的力矩電機(jī)進(jìn)行高精度定位與驅(qū)動。力矩電機(jī)的位置和速度反饋由光電編碼器實(shí)現(xiàn)。

  由于本控制器所應(yīng)用的機(jī)載平臺為三軸結(jié)構(gòu),因此,控制器采用獨(dú)立式控制,即每個軸都具有圖1所示的控制功能,三個相對獨(dú)立的分控制器組成整體的三軸控制器。該基于FPGA的的基本控制方案就是這種反饋式的高精度控制,其中速度環(huán)使用PD控制算法,位置環(huán)使用PID控制算法。調(diào)整PID參數(shù),通過控制電壓來控制跟蹤瞄準(zhǔn)精度,使得跟蹤瞄準(zhǔn)精度逐漸提高,達(dá)到所需盼精度要求。

  2 控制器硬件與軟件的設(shè)計(jì)與實(shí)現(xiàn)

  本伺服控制器以FPGA為核心,在硬件設(shè)計(jì)中主要進(jìn)行了驅(qū)動模塊設(shè)計(jì)、控制模塊設(shè)計(jì)和通信模塊設(shè)計(jì)。驅(qū)動模塊能夠根據(jù)外部給定的驅(qū)動角度產(chǎn)生驅(qū)動信號,控制模塊則能夠?qū)怆娋幋a器測得的角度信號和速度信號進(jìn)行分析、反饋及運(yùn)算,最終給出PWM脈寬值驅(qū)動整個系統(tǒng),在這期間還需要功放的放大作用,而通信模塊的主要功能是實(shí)現(xiàn)與上位機(jī)的有效通信,并能夠?qū)崿F(xiàn)控制器的在線編程功能和上位機(jī)對三軸系統(tǒng)中力矩電機(jī)的遠(yuǎn)程控制功能。

  驅(qū)動模塊主要包括控制波產(chǎn)生單元、力矩電機(jī)光電編碼器信號采集與處理、可編程死區(qū)發(fā)生器等部件。驅(qū)動模塊中的信號功率放大部分和隔離措施的應(yīng)用也是該部分中的重要設(shè)計(jì)內(nèi)容,在此設(shè)計(jì)中功率放大采用普通的晶體管放大電路,而光電隔離器件的應(yīng)用能夠有效防止強(qiáng)電模塊對弱電部分的影響。在驅(qū)動模塊中輔助芯片采用可編程器件EPlK30QC208,它采用可重構(gòu)的CMOS SRAM工藝,把連續(xù)的快速通道與獨(dú)特的嵌入式陣列(EAB)相結(jié)合,同時結(jié)合眾多可編程器件的優(yōu)點(diǎn)來完成普通門陣列的宏功能,主要完成伺服控制器的各種硬件邏輯接口功能。 EPlK30QC208主要完成4個接口的邏輯功能,即:主機(jī)接口、D/A接口、碼盤接口、I/O接口。D/A轉(zhuǎn)換器件采用雙通道DAC芯片DAC5573,相對TLC2543來說,硬件的連接簡單很多,因?yàn)樗捎脴?biāo)準(zhǔn)的I2C總線,同時S3C4510里包含I2C的控制器,所以DAC5573只需接到4510的SDA和SCL這兩個引腳,就可以實(shí)現(xiàn)兩者之間的通信。需要注意的是,SDA和SCL這兩個引腳需要上拉電阻值為10 kΩ的電阻來確保I2C總線能夠釋放出來。 控制模塊方面速度環(huán)節(jié)和位置環(huán)節(jié)分別采用PD和PID控制。因此在控制器設(shè)計(jì)中需要在這方面有所體現(xiàn)。由于本控制器以控制直流力矩電機(jī)為最終目的,因此在控制模塊的設(shè)計(jì)方面需要研究力矩電機(jī)的驅(qū)動及其電壓值獲取。在本控制器設(shè)計(jì)過程中需要對上述各項(xiàng)進(jìn)行綜合控制與處理,以達(dá)到合理地控制開銷和控制精度的平衡。在三軸伺服裝置中選用PID控制算法。引入通常的PID控制算法,并考慮功率放大、位置檢測環(huán)的增益和速度環(huán)的PD控制算法,給定三軸電樞電壓。

pid控制器相關(guān)文章:pid控制器原理



上一頁 1 2 下一頁

關(guān)鍵詞: FPGA 三軸伺服控制器 ASIC DSP MCU

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉