Ports模式下CY7C68013和FPGA的數(shù)據(jù)通信

引言

通用串行總線（usb）具有快速、雙向、大批量傳輸、廉價以及可實現(xiàn)熱插拔等優(yōu)點，cypress公司的fx2系列芯片之一cy7c68013是最早符合usb2.0標準的微控制器，集成了符合usb2.0的收發(fā)器、串行接口引擎（sie）、增強型8051內(nèi)核以及可編程的外圍接口，實現(xiàn)基于usb2.0的接口數(shù)據(jù)通信，cy7c68013可配置成3種不同的接口模式；ports（端口模式）、gpif master（可編程接口模式）和slave fifo（主從模式），其中，后兩種模式利用其內(nèi)部集成的可以獨立于微處理器而自動處理usb事務的硬件（usb核），數(shù)據(jù)的傳輸通過執(zhí)行usb本身的協(xié)議來完成，微處理器可不參與數(shù)據(jù)傳輸，從而使數(shù)據(jù)的傳輸速率大大地提高，同時也簡化了固件代碼的編寫。后兩種方式由于克服了微處理器這個帶寬"瓶頸"，因而廣泛應用于大批量的數(shù)據(jù)傳輸，如圖像、視頻等信號的采集。

而對前一種ports（端口模式），文獻中介紹較少，作為一種最基本的數(shù)據(jù)傳輸方式，其數(shù)據(jù)傳輸主要由固件程序完成，需要cpu的參與，因此數(shù)據(jù)傳輸速率比較低，適用于傳輸速率要求不高的場合，而且由于fx2內(nèi)部集成有8051內(nèi)核，對一個剛從單片機的開發(fā)過渡到usb開發(fā)的工程人員來說，也不失是一種有效的數(shù)據(jù)傳輸方式，現(xiàn)以一個工程開發(fā)的實例來詳細說明一下在ports模式下如何實現(xiàn)數(shù)據(jù)一雙向傳輸。

1 設計要求

主機通過usb接口以4kb/s的速率分別向兩個通道發(fā)送數(shù)據(jù)序列，并由外設的d/a轉(zhuǎn)換器完成數(shù)據(jù)的轉(zhuǎn)換，同時，由外部的兩個a/d轉(zhuǎn)換器以400kb/s的采樣率完成數(shù)據(jù)的采集，采集后的數(shù)字信號也經(jīng)usb接口傳送至主機存儲，其中，usb接口芯片采用cypress公司的cy7c68013，fpga采用altera公司的ep1c6q240c8，圖1為其數(shù)據(jù)的多路傳輸系統(tǒng)框圖。

2 usb

數(shù)據(jù)多路傳輸硬件

2.1 ez-usb fx2 cy7c68013

ez-usb fx2 cy7c68013支持usb2.0數(shù)據(jù)傳輸，其內(nèi)部結(jié)構(gòu)及功能在其他文獻已有詳細的介紹，現(xiàn)針對此芯片在本電路的作用進行簡要的說明，在設計中主要利用cy7c68013的ports接口模式完成多路數(shù)據(jù)的傳輸，usb和fpga之間數(shù)據(jù)和狀態(tài)的傳輸由cy7c68013的ioa接口完成，iob接口中的iob0-iob2口線作為usb和fpga之間的控制線。cy7c68013內(nèi)部的ep2端口設置為512字節(jié)雙緩沖、out、塊傳輸，作為主機向外設發(fā)送數(shù)據(jù)的緩沖區(qū)；ep6端口設置為512字節(jié)雙緩沖，in、塊傳輸，作為外設向數(shù)據(jù)傳送數(shù)據(jù)的緩沖區(qū)。

2.2 fpga芯片ep1c6q240c8

fpga采用altera公司的cyclone 芯片ep1c6q240c8。在這里fpga的作用有3個：其一，給兩路d/a轉(zhuǎn)通道各分配兩個128×8位的ram區(qū)，作為從主機向外設發(fā)送數(shù)據(jù)的緩存。其二、給兩路a/d轉(zhuǎn)換通道各分配兩個512×8位的ram區(qū)，作為從外設向主機傳送數(shù)據(jù)的緩存，由于兩路數(shù)據(jù)的傳輸和采集共用一個8位數(shù)據(jù)總線，因此，數(shù)據(jù)總線要針對不同的接收和發(fā)送來回切換，因而每個通道的兩路分別采用兩個ram塊，起到雙緩沖作為，以防傳輸時數(shù)據(jù)"溢出"的。其三，由于數(shù)據(jù)總線要針對不同通道來回切換，控制切換的過程由狀態(tài)寄存器來完成，因此，要在fpga內(nèi)部設置一個狀態(tài)寄存器，所設置的狀態(tài)寄存器僅包含兩位，分別標識兩個通道的數(shù)據(jù)ram的"滿"或"空"的狀態(tài)，以確定當前應該為哪一個通道發(fā)送或接收數(shù)據(jù)。

3 通信協(xié)議的制定

采用cy7c68013的ports模式實現(xiàn)數(shù)據(jù)通信，與fifo和gpif模式不同，后兩種模式在數(shù)據(jù)傳輸方面主要由usb核完成，所需的控制信號由cy7c68013自身來提供。而對于ports模式，控制信號沒有專用的口線，那么就必須用其他通用的i/o接口來完成，在此，采用iob0-iob2作為usb和fpga之間的控制線，由于自定義的3條線是通用口線，沒有實際的意義，因此在usb和fpga之間首先要制定兩者的通信協(xié)議,即給這3條口線賦以實際的功能。

ale（iob0）：例如ale的上升沿，通過ioa端口向fpga傳送控制指令，例如，當ioa=01h時，表示系統(tǒng)開始工作，a/d和d/a轉(zhuǎn)換器開始啟動。當ioa=88h時，表示轉(zhuǎn)換結(jié)束，fpga將不再接收或發(fā)送數(shù)據(jù)，當ioa=02h時，表示cy7c68013將讀取fpga內(nèi)狀態(tài)寄存器的內(nèi)容，由讀取兩狀態(tài)標志位的0或1，來判斷兩個通道內(nèi)的4個數(shù)據(jù)緩沖器的"滿"或"空"狀態(tài)，若d/a通道的任一個數(shù)據(jù)緩沖區(qū)為"空",則由fpga向狀態(tài)寄存器的第一個狀態(tài)標志位內(nèi)填1；否則填0；同理，若a/d通道的任一個數(shù)據(jù)緩沖區(qū)為"滿"，則由fpga向狀態(tài)寄存器的第二個狀態(tài)標志位內(nèi)填1；否則填0；當ioa=03h時，表示主機將通過usb向d/a通道發(fā)送轉(zhuǎn)換數(shù)據(jù)，每次發(fā)送256個字節(jié)，前128字節(jié)為d/a轉(zhuǎn)換的1通道，后128字節(jié)為2通道，當ioa=04h時，表示主機將要接收由a/d通道傳送來的數(shù)據(jù)。

rd（iob1）：利用rd的上升沿通過ioa端口讀取d/a轉(zhuǎn)換器轉(zhuǎn)換來的數(shù)據(jù)。

wr（iob2）：利用wr的上升沿通過ioa端口向a/d轉(zhuǎn)換器發(fā)送由主機傳送來的數(shù)據(jù)。

4 軟件的實現(xiàn)

usb與fpga在ports模式下數(shù)據(jù)的傳輸，由于是由cy7c68013內(nèi)部的cpu核來實現(xiàn)的，因此，對固件程序的編寫顯得比較重要，總的來說，固件程序的編寫有兩種方式：一是由于cy7c68013的內(nèi)部集成有增強型8051內(nèi)核，對熟悉8051匯編語言的用戶來說，可以直接利用會匯編語言編寫高效的固件代碼；二是cypress公司ez-usb fx2系列配套有現(xiàn)成的固件程序框架函數(shù)，用戶需要時，只需添加相應的用戶程序即可。當然，用戶程序中的數(shù)據(jù)通信的實現(xiàn)也就是如何完成通信協(xié)議的過程。

在此，采用后者來完成cy7c68013和fpga的數(shù)據(jù)通信，實現(xiàn)數(shù)據(jù)通信功能的部分軟件代碼如下（以下代碼均可寫在框架函數(shù)void td_poll（void）內(nèi)）：

5 總結(jié)

cy7c68013和fpga的數(shù)據(jù)通信中，采用基本的ports接口模式，利用自動指針方法，通過數(shù)字示波器的觀察，完成1kb的傳送，大約需要750μs。與另外兩種模式相比，雖然數(shù)據(jù)傳輸?shù)乃俣容^低，但作為一種數(shù)據(jù)傳輸模式，尤其對剛從單片機開發(fā)過渡到usb開發(fā)的工程人員來說，也不失為一種有效的開發(fā)方式。