ADV202編解碼芯片介紹

　　ADV202的內(nèi)部功能框圖如圖1所示，輸入的視頻或圖像數(shù)據(jù)進入視頻接口后經(jīng)過解交錯傳輸?shù)叫〔ㄗ儞Q引擎中。在小波引擎中，每幀圖像或每個圖 塊通過5／3或9／7濾波器分解成許多子帶，生成的小波系數(shù)寫入內(nèi)部寄存器中。熵編碼器將圖像數(shù)據(jù)編碼為符合JPEG2000標準的數(shù)據(jù)。內(nèi)部DMA引擎 提供存儲器之間的高帶寬傳輸以及各模塊和存儲器之間的高性能傳輸。內(nèi)部FIFO提供像素數(shù)據(jù)、碼流數(shù)據(jù)、特征數(shù)據(jù)和輔助數(shù)據(jù)的存儲空間，既可由外部主機通 過標準地址讀寫周期直接訪問，也可以采用DREQ／DACK協(xié)議通過DMA方式訪問或?qū)Ｓ糜布帐謾C制訪問。主機接口提供16／32位的控制總線和 8/16/32位的數(shù)據(jù)傳輸總線，用于對內(nèi)部寄存器的配置、控制和狀態(tài)傳遞以及壓縮數(shù)據(jù)流的傳輸。