新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > LDMOS結構/優(yōu)點

LDMOS結構/優(yōu)點

作者: 時間:2012-02-11 來源:網絡 收藏
COLOR: rgb(0,0,0); PADDING-TOP: 0px">  我們的 0.14 微米工藝能力可將技術更進一步優(yōu)化,將 效能帶到 效率的理論極限,在此之后,新的器件架構將著重于如何讓 為新型態(tài)晶體管運作優(yōu)化,并強化如 Doherty 等概念。

運作面:

  絕佳的穩(wěn)定性,由于負汲極電流溫度常數,所以不受熱散失的影響

  比雙載子更能忍受較高的負載未匹配現(xiàn)象 (VSWR),提高現(xiàn)場實際應用的可靠度

  卓越的射頻穩(wěn)定度,在閘極與汲極間內置隔離層,可以降低回授電容

  在平均無故障時間 (MTTF) 上有相當好的可靠度

  LDMOS 的優(yōu)勢

  技術面:

  卓越的效率,可降低功率消耗與冷卻成本

  卓越的線性度,可將信號預校正需求降到最低

  優(yōu)化超低熱阻抗,可縮減放大器尺寸與冷卻需求并改善可靠度

  卓越的尖峰功率能力,可帶來最少數據錯誤率的高 3G 數據率

  高功率密度,使用較少的晶體管封裝

  超低感抗、回授電容與串流閘阻抗,目前可讓 LDMOS 晶體管在雙載子器件上提供 7 bB 的增益改善

  直接源極接地,提升功率增益并免除 BeO 或 AIN 隔離物質的需求

  在 GHz 頻率下?lián)碛懈吖β试鲆?,帶來更少設計步驟、更簡易更具成本效益的設計 (采用低成本、低功率驅動晶體管)


上一頁 1 2 下一頁

關鍵詞: LDMOS

評論


相關推薦

技術專區(qū)

關閉