DDS的信號(hào)模擬器設(shè)計(jì)

DDS的信號(hào)模擬器設(shè)計(jì)

概述

在雷達(dá)的研制和生產(chǎn)過(guò)程中，對(duì)雷達(dá)的性能指標(biāo)進(jìn)行調(diào)試和檢測(cè)是雷達(dá)研制和生產(chǎn)過(guò)程的一個(gè)重要環(huán)節(jié)。如果對(duì)雷達(dá)性能的測(cè)試都采用外場(chǎng)實(shí)物的話，即用真實(shí)的目標(biāo)(如艦艇、坦克)給雷達(dá)提供測(cè)試信號(hào)，不僅要耗費(fèi)大量的人力和物力而且使研制周期變長(zhǎng)。因此，目標(biāo)模擬器一數(shù)字模擬技術(shù)與雷達(dá)技術(shù)相結(jié)合發(fā)展起來(lái)的專門的系統(tǒng)，它為雷達(dá)的信號(hào)處理系統(tǒng)和顯示終端技術(shù)指標(biāo)的測(cè)試以及性能驗(yàn)證提供必要條件。

1971年，美國(guó)學(xué)者J．Tierney等人撰寫的“A DigitalFrequency Synthesizer”一文首次提出了以全數(shù)字技術(shù)、從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理。如今，DDS技術(shù)已成為頻率合成技術(shù)發(fā)展的主流方向，它高度的集成性，對(duì)于簡(jiǎn)化電子系統(tǒng)的設(shè)計(jì)方案，降低硬件的復(fù)雜程度，提高系統(tǒng)的整機(jī)性能意義重大?？梢灶A(yù)料將來(lái)DDS產(chǎn)品的時(shí)鐘頻率將越來(lái)越高，雜散會(huì)越來(lái)越低，價(jià)格也將更低，DDS產(chǎn)品將會(huì)得到普遍的應(yīng)用和發(fā)展。

1 DDS信號(hào)模擬工作分析

1．1 DDS原理

一個(gè)頻譜純凈的單頻信號(hào)可表示為：



相應(yīng)的離散相位序列：



是連續(xù)兩次采樣之間的相位增量。

1．2 總體設(shè)計(jì)方案

DDS信號(hào)模擬器系統(tǒng)主要由DDS信號(hào)發(fā)生器模塊(軟件模塊、控制器、DDS芯片)、濾波放大模塊和調(diào)制模塊3部分組成。其系統(tǒng)總體框圖如圖l所示。



1．3 工作流程

首先用戶通過(guò)運(yùn)行于計(jì)算機(jī)上的控制軟件，選擇要生成的信號(hào)，并設(shè)置相應(yīng)的幅度、頻率等指標(biāo)參數(shù)，由控制軟件將這些要求通過(guò)RS232接口傳送給CPLD，或利用鍵盤進(jìn)行頻率選擇。CPLD不僅實(shí)現(xiàn)根據(jù)接收到的控制字對(duì)DDS芯片進(jìn)行設(shè)置，并實(shí)時(shí)地啟動(dòng)DDS芯片使其按要求生成所需要的信號(hào)。經(jīng)過(guò)濾波放大，將所生成的信號(hào)傳送到ASI接口，由此將所生成的基帶信號(hào)通過(guò)雷達(dá)(或其他調(diào)制器)調(diào)制到高頻，發(fā)射出去。

1．4 軟件程序設(shè)計(jì)方案

上位機(jī)軟件系統(tǒng)結(jié)構(gòu)如圖2所示。



基于DDS的多功能信號(hào)模擬器，不僅要能夠?qū)崿F(xiàn)普通射頻合成信號(hào)源的功能，正如能夠在幅度、頻率等方面對(duì)所需生成的信號(hào)加以控制，能夠?qū)崿F(xiàn)定頻、掃頻以及跳頻等輸出方式上的選擇。同時(shí)，該系統(tǒng)增加了疊加噪聲模塊和靈敏度設(shè)置模塊，以便能夠更好地實(shí)現(xiàn)對(duì)各種條件下雷達(dá)回波信號(hào)的模擬。

1．5 DDS射頻信號(hào)產(chǎn)生電路

DDS的微波電路構(gòu)成射頻信號(hào)產(chǎn)生電路，其組成框圖如圖3所示，其信號(hào)來(lái)源分為3路：



第1路是由高精度微波壓控振蕩器產(chǎn)生頻率穩(wěn)定度很高的微波信號(hào)，頻率精度：±2．5×10-6，經(jīng)微波隔離器隔離輸出。

第2路是由DDS調(diào)頻及頻率捷變信號(hào)產(chǎn)生器產(chǎn)生各種調(diào)頻(普通調(diào)頻、線性調(diào)頻和非線性調(diào)頻等)和頻率捷變信號(hào)，DDS工作模式為單音頻工作模式時(shí)，通過(guò)改寫頻率控制字可實(shí)現(xiàn)跳頻和頻率捷變和頻率調(diào)制，工作模式為線性調(diào)頻模式時(shí)，通過(guò)設(shè)定起始頻率、頻率部進(jìn)和掃描時(shí)間，可實(shí)現(xiàn)線性調(diào)頻。

第3路是由DDS編碼及調(diào)制波形產(chǎn)生器產(chǎn)生各種編碼和調(diào)制信號(hào)，DDS的一個(gè)顯著的特點(diǎn)就是在數(shù)字處理器的控制下能夠精確而快速地處理頻率和相位。DDS允許用戶對(duì)通過(guò)改寫相位偏移控制字可實(shí)現(xiàn)相位的任意控制，碼元的產(chǎn)生完全由軟件靈活控制，可產(chǎn)生包括二相編碼(巴克碼、偽隨機(jī)碼)、多相制編碼等，并經(jīng)倍頻、濾波和放大后形成調(diào)制包絡(luò)信號(hào)。

最后來(lái)自第l路微波信號(hào)和第2路的變頻信號(hào)在微波上變頻器混頻，產(chǎn)生載頻信號(hào)，來(lái)自第3路的調(diào)制包絡(luò)信號(hào)和脈沖產(chǎn)生器產(chǎn)生的調(diào)制脈沖對(duì)載頻信號(hào)進(jìn)行調(diào)制，形成雷達(dá)信號(hào)，最后經(jīng)天線輸出。圖4、圖5為最后輸出的波形。



1．6 DDS硬件設(shè)計(jì)

1．6．1 硬件電路的組成

圖6為DDS模擬器硬件電路的組成原理。該信號(hào)模擬器主要由6個(gè)部分組成：電源電路、串行接口電路、下載電路、FPGA控制電路、AD9852外圍電路以及濾波電路。



1．6．2 AD9852外圍電路

如表1所示，在并行工作模式下，F(xiàn)PGA主要實(shí)現(xiàn)對(duì)AD9852以下各引腳的控制。



AD9852內(nèi)部包括1個(gè)具有48位相位累加器、1個(gè)可編程時(shí)鐘倍頻器、1個(gè)反sinc濾波器、2個(gè)12位300 MHzDAC、1個(gè)高速模擬比較器以及接口邏輯電路。其主要性能特點(diǎn)如下：

(1)高達(dá)300 MHz的系統(tǒng)時(shí)鐘；
(2)能輸出一般調(diào)制信號(hào)，F(xiàn)SK、BPSK、PSK、CHIRP、AM等；
(3)100 MHz時(shí)具有80 dB的信噪比；
(4)內(nèi)部有4*到20*的可編程時(shí)鐘倍頻器；
(5)2個(gè)48位頻率控制字寄存器，能夠?qū)崿F(xiàn)很高的頻率分辨率。
(6)2個(gè)14位相位偏置寄存器，提供初始相位設(shè)置。
(7)帶有100 MHz的8位并行數(shù)據(jù)傳輸口或10 MHz的串行數(shù)據(jù)傳輸口。

圖7為在DDS的信號(hào)發(fā)生器中AD9852的外圍電路設(shè)計(jì)。



2 測(cè)試結(jié)果

本文設(shè)計(jì)的DDS信號(hào)模擬器輸出最大頻率受到D／A轉(zhuǎn)換器輸出建立時(shí)間的限制，因?yàn)橥饨哟鎯?chǔ)器的數(shù)據(jù)讀取時(shí)間為15 ns，可編程邏輯器件FPGA的最大時(shí)鐘頻率可達(dá)120 MHz。相位累加器的字長(zhǎng)為31位，用于尋址波形數(shù)據(jù)存儲(chǔ)器的地址信號(hào)為13位；編程產(chǎn)生的正弦波的輸出的頻率范圍是0～120 MHz。其中產(chǎn)生的正弦波如圖8所示，但是隨著時(shí)間的增長(zhǎng)，噪聲會(huì)加大如圖9所示。



3 結(jié)束語(yǔ)

本文結(jié)合DDS信號(hào)模擬器的工作原理從理論和實(shí)際2個(gè)方面，對(duì)直接數(shù)字頻率合成技術(shù)(DDS)進(jìn)行了研究。

首先通過(guò)對(duì)DDS信號(hào)模擬工作理論分析，再通過(guò)對(duì)DDS射頻信號(hào)產(chǎn)生電路的研究實(shí)驗(yàn)使得微波信號(hào)和變頻信號(hào)在微波變頻器上混頻，產(chǎn)生載頻信號(hào)，再者使得調(diào)制包絡(luò)信號(hào)和調(diào)制脈沖對(duì)載頻信號(hào)進(jìn)行調(diào)制，形成雷達(dá)信號(hào)，然后經(jīng)天線輸出。最后結(jié)合理論分析的結(jié)論，通過(guò)測(cè)試實(shí)驗(yàn)得出了系統(tǒng)的性能以及帶寬線性調(diào)頻和帶寬10點(diǎn)跳頻的過(guò)程最終輸出了雷達(dá)視頻