新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 工程師參考手冊(四):D類功放設計須知

工程師參考手冊(四):D類功放設計須知

作者: 時間:2013-09-11 來源:網(wǎng)絡 收藏
webkit-text-size-adjust: auto; webkit-text-stroke-width: 0px"> ?。?)輸出信號中將產(chǎn)生毛刺,造成電磁干擾,也即死區(qū)時間內(nèi),IN1/IN3都關斷。完全失控的輸出電壓將受到圖6(a)中體二極管電流的影響(體二極管電流的形成,參見下文EMI節(jié)),輸出波形中將出現(xiàn)毛刺干擾。

 ?。?)Deadtime過大,輸出波形中出現(xiàn)的毛刺包含的能量將持續(xù)消耗在體二極管中,以熱能形式消耗能量,嚴重影響芯片工作穩(wěn)定性和輸出效率。

 ?。?)Deadtime過長,影響放大器線性度,造成輸出信號交越失真,時間越長,失真越嚴重。

  2.2 EMI(Electro-Magnetic InteRFerence)

  EMI主要由MOSFET體二極管反向恢復電荷形成,具體產(chǎn)生機理如圖6所示。

  工程師參考手冊(四):D類功放設計須知

  第一階段,MP1-MOSFET導通,有電流流過MOSFET和后級LPF電感;第二階段,全橋進入Dead-time期間,MP1本身關斷,但其體二極管依然導通,保證后級電感繼續(xù)續(xù)流;第三階段,Deadtime期結(jié)束,MN1導通瞬間,若MP1體二極管存儲的剩余電荷尚未完全釋放,則瞬間釋放上一次導通期間未釋放的存儲電荷,導致反向恢復電流激增,此電流趨向于形成一個尖脈沖,最終體現(xiàn)在輸出波形上,如圖6(b)所示。因此,輸出頻譜會在開關頻率以及開關頻率倍頻處包含大量頻譜能量,對外形成EMI。

  為抑制EMI,以降低輸出方波頻率,減緩方波頂部脈沖為目的,將一些內(nèi)部EMI消除電路新技術應用于新產(chǎn)品中:

  (1)Dither。擴展頻譜技術,即在規(guī)定范圍內(nèi),周期性調(diào)整三角波采樣時鐘頻率,基波和高次諧波避開敏感頻段,使輸出頻譜能量平坦分散;

 ?。?)增加主動輻射限制電路,輸出瞬變時,主動控制輸出MOSFET柵極,以避免后級感性負載續(xù)流引起高頻輻射。

  2.3 印制板PCB布局設計規(guī)則

 ?。?)因輸出信號含大量高頻方波,需將加入的低失真、低插入損耗LC濾波電容和鐵氧體電感低通濾波器件緊密靠近功放,將承載高頻電流的環(huán)路面積減至最小,以降低瞬態(tài)EMI輻射。

 ?。?)因輸出電流大,音頻輸出線徑要寬,線長要減短,故需降低無源電阻RP和濾波器電阻RF,提高負載電阻RL比值,提高輸出效率。

 ?。?)PCB底部是熱阻最低的散熱通道,功放底部裸露散熱銅皮面積要大,應盡可能在敷銅塊與臨近具有等電勢的引腳以及其他元件間多覆銅,裸露焊盤相接的敷銅塊用多個過孔連接到PCB板背面其他敷銅塊上,該敷銅塊在滿足系統(tǒng)信號走線要求下,應具有盡可能大的面積,以保證芯片內(nèi)核通過這些熱阻最低的敷銅區(qū)域有最佳散熱特性。

 ?。?)大電流器件接地端附近,多加過孔,信號若跨接于PCB兩層間,多加過孔提高連接可靠性,降低導通阻抗。

 ?。?)信號輸入端元件焊盤和信號線與輸出端保持適當間距,關鍵反饋網(wǎng)絡器件置放在輸入/輸出PCB布局模塊中間,防止輸出端EMI幅射影響輸入端小信號。

 ?。?)地線、電源線遠離輸入/輸出級,采用單點接地方法。

  3 基于上述要素的綠色能效TFA9810T設計應用

  3.1 TFA9810T內(nèi)部結(jié)構(gòu)



關鍵詞: 工程師 參考手冊 D類功放

評論


相關推薦

技術專區(qū)

關閉