新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 硅片級可靠性測試詳解

硅片級可靠性測試詳解

作者: 時間:2013-11-30 來源:網絡 收藏
OTTOM: 0px; WIDOWS: 2; TEXT-TRANSFORM: none; TEXT-INDENT: 0px; MARGIN: 0px 0px 20px; PADDING-LEFT: 0px; PADDING-RIGHT: 0px; FONT: 14px/25px 宋體, arial; WHITE-SPACE: normal; ORPHANS: 2; LETTER-SPACING: normal; COLOR: rgb(0,0,0); WORD-SPACING: 0px; PADDING-TOP: 0px; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">  已有的研究表明,天線比越大,等離子損傷越厲害。所以對于每種情況(金屬、多晶體硅、通孔等),我們要通過評價,最后給出一個結果,說明在多少的天線比以下是安全的,供電路設計工程師參考。這也是設計規(guī)則檢查(design rule check,DRC)的一部分。

  除了以上說提到的這些測試項目以外,還有氧化層中可動離子的測試也是目前非常關注的一個項目。

  結語

  隨著工藝改進速度的不斷加快,可靠性的重要性越來越被體現(xiàn)出來。它可以快速的反映出工藝條件的變化對可靠性的影響,把可靠性整合在工藝開發(fā)的整個過程當中。本文在分析的重要性的基礎上,介紹了可靠性所涉及的各個項目。同時,對各個項目的測試和評價方法也做了詳細的分析。通過對硅片級的現(xiàn)狀分析可以看出,其測試方法、測試速度及準確性等方面還需要不斷改善和提高。


上一頁 1 2 3 下一頁

評論


相關推薦

技術專區(qū)

關閉