使用開源工具設(shè)計(jì)芯片：Silicluster的發(fā)展

在半導(dǎo)體設(shè)計(jì)領(lǐng)域，從頭開始學(xué)習(xí)設(shè)計(jì)芯片的挑戰(zhàn)常常被低估。工具和知識(shí)方面的障礙可能是壓倒性的。然而，隨著開源軟件和硬件計(jì)劃的興起，對(duì)于那些希望接受這一挑戰(zhàn)的人來說，出現(xiàn)了一個(gè)新的機(jī)會(huì)。

本文詳細(xì)介紹了設(shè)計(jì) Silicluster 的過程，這是一種使用開源工具設(shè)計(jì)的芯片，重點(diǎn)關(guān)注可訪問性和可負(fù)擔(dān)性（圖 1）。

芯片設(shè)計(jì)的開始

芯片設(shè)計(jì)之旅出人意料地開始了。從小，人們就一直對(duì)事物的運(yùn)作方式著迷，但從未想過這種好奇心會(huì)轉(zhuǎn)化為對(duì)電子產(chǎn)品的熱情。學(xué)術(shù)道路導(dǎo)致我攻讀了電子工程學(xué)士學(xué)位、電子設(shè)計(jì)碩士學(xué)位，并最終獲得了博士學(xué)位。

然而，后來人們發(fā)現(xiàn)，使用傳統(tǒng)芯片設(shè)計(jì)工具的高成本和障礙是一個(gè)挑戰(zhàn)。在許多墨西哥機(jī)構(gòu)中，由于許可證成本高昂，無法獲得高端工具。

這一認(rèn)識(shí)導(dǎo)致了對(duì)開源工具的探索，這有望減少半導(dǎo)體設(shè)計(jì)的障礙。它導(dǎo)致了 Silicluster 的創(chuàng)建，這是一種旨在讓學(xué)生、教育工作者和小型企業(yè)都能負(fù)擔(dān)得起且易于使用的芯片。

安裝和學(xué)習(xí)工具

這段旅程中面臨的第一個(gè)障礙是安裝必要的工具。與擁有官方支持和文檔的傳統(tǒng)商業(yè) EDA 工具不同，開源工具更像是一種“自己動(dòng)手”的體驗(yàn)。這是首次與用于 RTL 到 GDS 流程的 OpenLane 和用于原理圖捕獲的 Xschem 等工具進(jìn)行交互。雖然沒有官方支持結(jié)構(gòu)，但社區(qū)和可用文檔有助于入門。

最大的挑戰(zhàn)之一是應(yīng)對(duì)安裝過程的復(fù)雜性。每個(gè)工具都需要不同的依賴關(guān)系，即使在安裝后，也需要一個(gè)學(xué)習(xí)曲線來了解如何有效地使用它們。不過，回報(bào)是值得的。Magic、Netgen 和 OpenLane 等工具使設(shè)計(jì)和制造定制芯片成為可能，而成本僅為傳統(tǒng)解決方案的一小部分。

學(xué)習(xí)過程需要時(shí)間，但社區(qū)的協(xié)作性質(zhì)使其成為一種更有價(jià)值的體驗(yàn)。如今，這些工具可以相對(duì)輕松地安裝，并且由于共享知識(shí)和社區(qū)努力，該過程變得更加順利。

設(shè)計(jì)選擇：Silicluster

當(dāng)需要選擇要設(shè)計(jì)的芯片時(shí)，目標(biāo)是創(chuàng)造一些可以作為各種項(xiàng)目基礎(chǔ)的東西。這個(gè)想法是設(shè)計(jì)一種可以容納多個(gè)小模塊（多達(dá) 256 個(gè)獨(dú)立電路）并且足夠靈活以處理數(shù)字和模擬信號(hào)的芯片。這導(dǎo)致了 Silicluster 的發(fā)展。

該芯片的目標(biāo)是提供一個(gè)低成本平臺(tái)，讓多個(gè)用戶分擔(dān)制造成本，同時(shí)支持獨(dú)立項(xiàng)目。它基于多路復(fù)用架構(gòu)，其中每個(gè)項(xiàng)目（ASIC 或多路復(fù)用器）通過輔助多路復(fù)用器連接，最終選擇由中央多路復(fù)用器進(jìn)行。該架構(gòu)允許集成多達(dá) 16 個(gè)單獨(dú)的模塊，從而優(yōu)化芯片上的空間利用。

該設(shè)計(jì)的一個(gè)關(guān)鍵部分是 8 位逐次逼近寄存器 （SAR） ADC，負(fù)責(zé)將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)（圖 2）。

這與 8 位 DAC 相輔相成，以確保芯片的數(shù)字和模擬組件之間的兼容性（圖 3）。

將模擬和數(shù)字電路集成到單個(gè)設(shè)計(jì)中的能力是 Silicluster 最吸引人的功能之一。它為希望構(gòu)建復(fù)雜系統(tǒng)而無需為每個(gè)功能使用單獨(dú)芯片的用戶提供了許多可能性。

Silicluster 背后的技術(shù)

Silicluster 采用 SkyWater 的 130 納米技術(shù)設(shè)計(jì)，這是開源半導(dǎo)體項(xiàng)目的經(jīng)濟(jì)實(shí)惠且功能強(qiáng)大的選擇。這項(xiàng)技術(shù)與開源工具相結(jié)合，大大降低了與芯片設(shè)計(jì)和制造相關(guān)的成本。

值得一提的一個(gè)重要方面是這個(gè)過程中的中介：Efabless，一家促進(jìn)設(shè)計(jì)師和制造設(shè)施之間聯(lián)系的公司。通過 Efabless，可以利用可用的制造基礎(chǔ)設(shè)施，而無需傳統(tǒng)方法的高成本。這種合作對(duì)于實(shí)現(xiàn) Silicluster 和其他項(xiàng)目至關(guān)重要。

學(xué)習(xí)電路設(shè)計(jì)

Silicluster 的設(shè)計(jì)涉及學(xué)習(xí)電路設(shè)計(jì)的基本原理以及構(gòu)建可以處理數(shù)字和模擬信號(hào)的芯片所需的具體細(xì)節(jié)。首先，我們查閱了經(jīng)典書籍和在線資源，例如 Allen 和 Holberg 的 CMOS 模擬電路設(shè)計(jì)，以了解模擬電路的復(fù)雜性。

同時(shí)，回顧了數(shù)字邏輯設(shè)計(jì)的教程和文檔，重點(diǎn)關(guān)注電路不同組件之間的相互作用。一個(gè)關(guān)鍵的要點(diǎn)是使電路的每個(gè)部分盡可能高效的重要性。

設(shè)計(jì)具有合理分辨率（圖4）的ADC，以適應(yīng)芯片的嚴(yán)格面積限制（圖5和6），同時(shí)保持低功耗是一項(xiàng)需要仔細(xì)考慮的挑戰(zhàn)。

設(shè)計(jì)流程：原理圖、仿真、布局

在對(duì)電路要求有了深入的了解后，是時(shí)候繼續(xù)設(shè)計(jì)流程了。第一步是使用 Xschem 進(jìn)行示意圖捕獲。創(chuàng)建原理圖既是一次有益又令人沮喪的經(jīng)歷，因?yàn)楸仨毦兔總€(gè)組件的配置做出許多決定。

完成原理圖后，使用ngspice進(jìn)行仿真，以驗(yàn)證電路是否按預(yù)期工作，如圖7所示的DAC。仿真有助于識(shí)別可能影響芯片功能的問題，例如信號(hào)完整性問題或不正確的配置。

通過仿真驗(yàn)證原理圖后，下一階段是布局。這尤其具有挑戰(zhàn)性，因?yàn)樗枰獙⒃O(shè)計(jì)安裝到非常小的芯片區(qū)域中?？臻g限制雖然在創(chuàng)新方面令人興奮，但也造成了設(shè)計(jì)瓶頸。

每個(gè)組件的放置都必須正確，而且必須以最小化干擾和最大化性能的方式排列。這部分設(shè)計(jì)過程需要多次迭代，因?yàn)槊總€(gè)布局決策都會(huì)影響后續(xù)步驟（圖8和圖9）。

布局完成后，Magic 和 OpenLane 等工具將用于最后步驟：DRC（設(shè)計(jì)規(guī)則檢查）、LVS（布局與原理圖）和 GDSII 生成。此過程的每一步都需要仔細(xì)注意，以確保最終設(shè)計(jì)能夠順利制造。

設(shè)計(jì)流程中最困難的部分是在芯片有限的區(qū)域內(nèi)調(diào)整所有內(nèi)容。在優(yōu)化空間、功耗和功能設(shè)計(jì)之間不斷來回，這讓人筋疲力盡，但最終是必要的，以確保芯片能夠在現(xiàn)實(shí)條件下運(yùn)行。

經(jīng)驗(yàn)教訓(xùn)和需要改進(jìn)的領(lǐng)域

設(shè)計(jì) Silicluster 是一個(gè)復(fù)雜但回報(bào)豐厚的過程。我們學(xué)到的最重要的經(jīng)驗(yàn)之一是迭代和仔細(xì)規(guī)劃的價(jià)值。事后看來，在設(shè)計(jì)的早期階段，本可以花更多的時(shí)間來完善架構(gòu)，以更好地適應(yīng)布局約束。這將在流程的后期節(jié)省大量時(shí)間，因?yàn)橛袔状沃匦略O(shè)計(jì)設(shè)計(jì)以適應(yīng)可用空間的情況。

另一個(gè)學(xué)習(xí)經(jīng)驗(yàn)是，使用開源工具需要耐心和創(chuàng)造力。很多時(shí)候，無論是通過論壇、GitHub 上的問題還是閱讀大量文檔，都會(huì)向社區(qū)尋求支持。使工具順利運(yùn)行的過程教會(huì)了堅(jiān)持和協(xié)作的價(jià)值。

下一步是什么？

展望未來，計(jì)劃繼續(xù)完善 Silicluster 并將新功能集成到設(shè)計(jì)中。目的是提高芯片的能效，并可能探索更先進(jìn)的制造技術(shù)，例如使用更新的工藝或集成更復(fù)雜的模數(shù)轉(zhuǎn)換機(jī)制。此外，該芯片應(yīng)該更容易獲得，為其他人提供全面的指南，讓他們使用所學(xué)的工具設(shè)計(jì)自己的芯片。