DeepSeek能否爆改EDA？那些改變的與不變的

如此熱情之中，半導(dǎo)體行業(yè)的上游會(huì)受到怎樣的影響？DeepSeek的旋風(fēng)，是否掀起半導(dǎo)體產(chǎn)業(yè)的一場(chǎng)革命呢？

隨著摩爾定律的持續(xù)演進(jìn)，當(dāng)下大規(guī)模芯片所集成的晶體管數(shù)量已超過(guò) 100 億個(gè)。鑒于芯片設(shè)計(jì)流程與設(shè)計(jì)本身的高度復(fù)雜性，幾乎所有設(shè)計(jì)團(tuán)隊(duì)均需借助商業(yè) EDA 工具來(lái)輔助完成整個(gè)芯片設(shè)計(jì)任務(wù)。

芯片的設(shè)計(jì)與實(shí)現(xiàn)涉及一套極為復(fù)雜的流程體系。以數(shù)字芯片為例，當(dāng)設(shè)計(jì)團(tuán)隊(duì)基于已完成的 Verilog/VHDL 代碼開(kāi)展后續(xù)工作時(shí)，標(biāo)準(zhǔn)設(shè)計(jì)流程至少涵蓋邏輯綜合（logic synthesis）、布局規(guī)劃（floorplan）、時(shí)鐘樹(shù)綜合（CTS）、布局布線（placement & routing）等關(guān)鍵步驟。此外，還需開(kāi)展大量的仿真與驗(yàn)證工作。在此過(guò)程中，工程師需綜合權(quán)衡功耗、頻率、面積等多項(xiàng)設(shè)計(jì)目標(biāo)，同時(shí)確保制造完成的芯片能夠正確實(shí)現(xiàn)各類(lèi)功能。

自動(dòng)化是人類(lèi)發(fā)展的最大驅(qū)動(dòng)力。在 EDA 行業(yè)領(lǐng)域，AI 技術(shù)的融合已并非新興議題，AI到底能改變什么，一直是EDA產(chǎn)業(yè)探索的命題。

是生成式EDA，還是高級(jí)搜索？

在芯片設(shè)計(jì)領(lǐng)域，隨著設(shè)計(jì)規(guī)模不斷擴(kuò)大，要在短時(shí)間內(nèi)找到最優(yōu)解決方案變得越發(fā)困難。比如當(dāng)芯片中集成的晶體管數(shù)量增多，電路連接關(guān)系變得錯(cuò)綜復(fù)雜，各種設(shè)計(jì)參數(shù)相互影響，想要找到一個(gè)能同時(shí)滿足所有性能指標(biāo)的完美設(shè)計(jì)方案，是很大的挑戰(zhàn)，但AI 能夠在相對(duì)合理的時(shí)間內(nèi)，給出 “足夠好” 的結(jié)果，滿足實(shí)際應(yīng)用的需求。

在芯片設(shè)計(jì)的預(yù)測(cè)類(lèi)工作中，ML模型通過(guò)對(duì)大量歷史數(shù)據(jù)和設(shè)計(jì)經(jīng)驗(yàn)的學(xué)習(xí)，可以在設(shè)計(jì)的早期階段快速對(duì)芯片優(yōu)化后的效果進(jìn)行預(yù)測(cè)。舉例來(lái)說(shuō)，在設(shè)計(jì)一款新的手機(jī)芯片時(shí)，ML 模型可以根據(jù)給定的設(shè)計(jì)參數(shù)，如芯片的架構(gòu)、晶體管數(shù)量、功耗限制等，快速預(yù)測(cè)出芯片在運(yùn)行特定應(yīng)用程序時(shí)的性能表現(xiàn)，比如運(yùn)行速度、發(fā)熱情況等?；谶@些預(yù)測(cè)結(jié)果，芯片設(shè)計(jì)師可以減少對(duì)那些耗時(shí)較長(zhǎng)的EDA工具的依賴(lài)，直接了解 EDA 工具運(yùn)行后的大致效果。這樣一來(lái)，設(shè)計(jì)師就能及時(shí)對(duì)設(shè)計(jì)參數(shù)進(jìn)行調(diào)整，避免在后續(xù)的設(shè)計(jì)過(guò)程中出現(xiàn)不必要的錯(cuò)誤和重復(fù)工作。簡(jiǎn)單來(lái)說(shuō)，ML 模型就像是一個(gè) “智能預(yù)測(cè)助手”，通過(guò)快速預(yù)測(cè) EDA 工具的運(yùn)行結(jié)果，減少了實(shí)際運(yùn)行 EDA 工具的次數(shù)，大大提高了設(shè)計(jì)效率。

與預(yù)測(cè)類(lèi)工作不同，優(yōu)化類(lèi)工作的要求更高。這里所說(shuō)的優(yōu)化，涵蓋的范圍比較廣泛，主要是指直接解決一些 EDA 問(wèn)題。實(shí)際上，很多 EDA 問(wèn)題從本質(zhì)上講，都是在一定條件限制下對(duì)芯片進(jìn)行優(yōu)化。多年來(lái)，人們積累了許多傳統(tǒng)的 EDA 算法，這些算法都是解決這些問(wèn)題的優(yōu)秀啟發(fā)式方法。例如，在芯片布局布線問(wèn)題中，傳統(tǒng)的 EDA 算法可以根據(jù)芯片的功能需求和性能指標(biāo)，合理安排各個(gè)元器件的位置，并規(guī)劃出最優(yōu)的電路連接線路。而現(xiàn)在，基于機(jī)器學(xué)習(xí)的優(yōu)化方法可以尋找比傳統(tǒng) EDA 算法更優(yōu)或者更快的解決方案。

EDA軟件基于機(jī)器學(xué)習(xí)已經(jīng)有所積累，機(jī)器學(xué)習(xí)是大語(yǔ)言模型的基礎(chǔ)，為生成式AI提供資料庫(kù)。但對(duì)于EDA來(lái)講，距離提出需求直接出芯片設(shè)計(jì)的距離還有很遠(yuǎn)的距離。

當(dāng)下來(lái)看，AI可以驅(qū)動(dòng)工作流程優(yōu)化和數(shù)據(jù)分析解決方案，以及借助生成 AI 功能協(xié)助工程師創(chuàng)新。但就實(shí)際落地來(lái)看，許多自詡接入AI大模型的平臺(tái)其實(shí)提供的只是高級(jí)客服服務(wù)，并沒(méi)有真正地讓AI從0到1的去創(chuàng)造內(nèi)容。同樣的問(wèn)題也出現(xiàn)在EDA行業(yè)中，雖然許多EDA公司聲稱(chēng)集合了AI/ML功能，但在使用中更像是高級(jí)助手。即將過(guò)去需要查閱文檔找到答案的過(guò)程，省略為與AI助手的對(duì)話。

三巨頭都已布局AI

Cadence Design 和瑞薩電子一起合作，打造出了基于AI的解決方案。該方案使用了Cadence的Verisium Platform 和 Xcelium ML App。借助 Xcelium App 中的機(jī)器學(xué)習(xí)技術(shù)，瑞薩電子的驗(yàn)證團(tuán)隊(duì)能夠生成精簡(jiǎn)的回歸結(jié)果。還可以利用現(xiàn)有的隨機(jī)化仿真平臺(tái)去跑一些邊界用例來(lái)幫助瑞薩電子及早發(fā)現(xiàn)錯(cuò)誤。Verisium AI 驅(qū)動(dòng)的應(yīng)用使瑞薩電子的整體調(diào)試效率提高了 6 倍，并縮短了整個(gè)驗(yàn)證周期。

具體來(lái)看，Verisium SimAI是一個(gè)平臺(tái)，它運(yùn)用機(jī)器學(xué)習(xí)技術(shù)，從模擬器Xcelium運(yùn)行的回歸測(cè)試?yán)飿?gòu)建模型。利用這些模型，能夠生成帶有特定目標(biāo)的全新回歸測(cè)試，比如浸泡測(cè)試，這樣就能更高效地對(duì)整個(gè)設(shè)計(jì)、特定區(qū)域進(jìn)行測(cè)試，提升回歸測(cè)試的效率。

這個(gè)平臺(tái)還具備同類(lèi)錯(cuò)誤搜索功能，它會(huì)借助那些難以察覺(jué)的故障信息，把同類(lèi)錯(cuò)誤找出來(lái)。通過(guò)這項(xiàng)技術(shù)，設(shè)計(jì)驗(yàn)證（DV）工程師可以如何運(yùn)用它來(lái)提升工作效率，減少返工。

新思科技推出了名為 Synopsys.ai 的工具，Synopsys.ai 通過(guò)對(duì)話智能的方式，具備協(xié)作、生成和自主這幾種功能。在大語(yǔ)言模型（LLM）的支持下，它的生成式人工智能功能既可以在本地環(huán)境中使用，也能部署到云環(huán)境里。

對(duì)于芯片開(kāi)發(fā)者而言，這個(gè)套件集成了生成式人工智能后，能帶來(lái)很多便利。協(xié)作功能讓開(kāi)發(fā)者們可以更好地合作；生成功能可以用于創(chuàng)建 RTL 設(shè)計(jì)、驗(yàn)證以及其他輔助資料；自主功能則允許用自然語(yǔ)言的方式來(lái)創(chuàng)建工作流程。

新思表示Synopsys.ai 是全棧式由 AI 驅(qū)動(dòng)的 EDA 解決方案套件。從系統(tǒng)架構(gòu)到設(shè)計(jì)和制造的整個(gè)流程中，它都能充分發(fā)揮 AI 的強(qiáng)大作用。它能夠快速應(yīng)對(duì)設(shè)計(jì)中的復(fù)雜情況，還能接手一些重復(fù)性的工作，像設(shè)計(jì)優(yōu)化空間探索、驗(yàn)證覆蓋率和回歸分析，還有測(cè)試程序生成等。同時(shí)，它有助于優(yōu)化芯片的功耗、性能和面積。如果芯片設(shè)計(jì)團(tuán)隊(duì)需要把芯片設(shè)計(jì)從一家代工廠轉(zhuǎn)到另一家代工廠，或者從一個(gè)制程節(jié)點(diǎn)遷移到另一個(gè)制程節(jié)點(diǎn)，AI 功能可以幫助團(tuán)隊(duì)快速完成這個(gè)過(guò)程。

另外，Synopsys.ai 率先給出了連續(xù)數(shù)據(jù)集解決方案，能夠加快芯片設(shè)計(jì)、驗(yàn)證和大批量制造的進(jìn)程。這個(gè)由 AI 驅(qū)動(dòng)的數(shù)據(jù)分析解決方案，能讓團(tuán)隊(duì)對(duì)在設(shè)計(jì)、驗(yàn)證、制造、測(cè)試以及應(yīng)用場(chǎng)景中收集到的大量數(shù)據(jù)進(jìn)行解鎖、連接和分析。它獨(dú)特的芯片監(jiān)控技術(shù)可以對(duì)芯片的功耗、性能、質(zhì)量、良率和吞吐量進(jìn)行優(yōu)化。并且，它提供了綜合的可視化功能，開(kāi)發(fā)者在集成電路（IC）生命周期的任何階段，都能更快地完成根本原因分析。

西門(mén)子的EDA解決方案也已經(jīng)發(fā)展數(shù)年。AI技術(shù)在西門(mén)子EDA解決方案里，主要應(yīng)用在三個(gè)關(guān)鍵領(lǐng)域：核心技術(shù)、流程優(yōu)化以及提供可擴(kuò)展的開(kāi)放平臺(tái)。比如設(shè)計(jì)方面，AI能深入分析，幫助找出問(wèn)題的根本原因，還能提前預(yù)防未來(lái)可能出現(xiàn)的潛在問(wèn)題。在使用AI實(shí)現(xiàn)自動(dòng)化以及驗(yàn)證AI得出的結(jié)果，這兩方面的能力非常關(guān)鍵。

西門(mén)子EDA解決方案中，可驗(yàn)證引擎是基于準(zhǔn)確性、穩(wěn)定性、專(zhuān)業(yè)領(lǐng)域知識(shí)以及易用性構(gòu)建的，以此保證在處理數(shù)據(jù)時(shí)，AI算法給出的結(jié)果是可預(yù)測(cè)、可重復(fù)且有實(shí)際價(jià)值的。不過(guò)西門(mén)子也表示，有時(shí)候驗(yàn)證沒(méi)辦法完全自動(dòng)化，就需要專(zhuān)業(yè)人士介入，對(duì)AI給出的結(jié)果進(jìn)行評(píng)估，確保其準(zhǔn)確無(wú)誤 。2024年末，西門(mén)子106億美元收購(gòu)EDA公司Altair。西門(mén)子的在線數(shù)字平臺(tái) Xcelerator 與 Altair 的結(jié)合“將打造全球最完整的人工智能設(shè)計(jì)和仿真產(chǎn)品組合”。

從這三巨頭的行動(dòng)可以看出，AI 在 EDA 領(lǐng)域的應(yīng)用正在不斷深入，那么這又會(huì)給芯片設(shè)計(jì)工程師的工作帶來(lái)哪些改變呢？

把枯燥的工作丟給AI，讓芯片工程師去創(chuàng)造

在芯片設(shè)計(jì)中，工程師們要檢查查詢(xún)計(jì)劃是不是符合規(guī)范，還有查看像數(shù)據(jù)、控制和測(cè)試的 IP 連接這類(lèi)設(shè)計(jì)和項(xiàng)目文檔，以及 IP 和芯片級(jí)規(guī)范里規(guī)定的其他要求，都得自己手動(dòng)去做。光是清理設(shè)計(jì)代碼這些步驟，一個(gè)工程師或者一個(gè)團(tuán)隊(duì)往往要花上好幾個(gè)星期的設(shè)計(jì)時(shí)間，還要開(kāi)幾百次會(huì)議，就是為了減少在項(xiàng)目模擬和實(shí)施階段出現(xiàn)錯(cuò)誤的數(shù)量。

上文中EDA三巨頭的AI動(dòng)作其實(shí)很多都是在優(yōu)化設(shè)計(jì)流程，把重復(fù)性的工作簡(jiǎn)化、優(yōu)化。

思路打開(kāi)，借助第三方AI可以匯編一份與問(wèn)題相關(guān)的所有 EDA 文檔的簡(jiǎn)單易懂的摘要，而不必閱讀一頁(yè)又一頁(yè)的用戶指南來(lái)弄清楚如何讓工具執(zhí)行想要的操作。這節(jié)省了工程時(shí)間，而且已經(jīng)很有用了。從這一角度來(lái)說(shuō)大語(yǔ)言模型現(xiàn)在已經(jīng)在EDA的流程中幫助工程師了。

基于此我們看到大模型的蓬勃發(fā)展對(duì)于使用EDA來(lái)說(shuō)的確有直接影響。

首先，AI可以幫助提升初級(jí)工程師能力。人工智能能幫助初級(jí)工程師表現(xiàn)得如同更有經(jīng)驗(yàn)的設(shè)計(jì)師，初級(jí)工程師使用人工智能系統(tǒng)優(yōu)化芯片實(shí)現(xiàn)時(shí)，系統(tǒng)會(huì)自動(dòng)將高級(jí)工程知識(shí)融入流程，使其更快獲得更好結(jié)果并積累經(jīng)驗(yàn)。在年輕人才獨(dú)立工作方面，若規(guī)范定義正確，人工智能虛擬助手可以為與它交流的人提供關(guān)于需要詢(xún)問(wèn)內(nèi)容的指導(dǎo)，一定程度上解決年輕人才獨(dú)立工作以及專(zhuān)家捕捉需求的問(wèn)題。

其次，AI可以?xún)?yōu)化工程師分工。人工智能的介入讓初級(jí)工程師能力提升，使得高級(jí)工程師可以從基礎(chǔ)工作中解放出來(lái)，專(zhuān)注于更大、更復(fù)雜的任務(wù)，有助于充分發(fā)揮不同工程經(jīng)驗(yàn)水平的工程師的能力。

最后，促進(jìn)跨領(lǐng)域融合。在系統(tǒng)設(shè)計(jì)以及數(shù)字設(shè)計(jì)和模擬設(shè)計(jì)領(lǐng)域，人工智能模糊了工作界限，打破孤島式工作模式，促使人們關(guān)注端到端芯片設(shè)計(jì)，考慮簽核要求等多方面因素。

但距離AI真的從底層改變EDA產(chǎn)業(yè)，還有相當(dāng)長(zhǎng)的路要走。華大九天劉偉平曾表示“AI對(duì)于EDA工具的影響，肯定不是顛覆性的，更多的是輔助性的?！币晃粯I(yè)內(nèi)人士對(duì)半導(dǎo)體產(chǎn)業(yè)縱橫表示，EDA作為一個(gè)工程軟件輸出的結(jié)果不能靠概率，要準(zhǔn)確。AI能力的體現(xiàn)需要大量數(shù)據(jù)訓(xùn)練，而EDA公司沒(méi)有那么多數(shù)據(jù)，有限數(shù)據(jù)上微調(diào)的模型在客戶實(shí)際應(yīng)用中解決問(wèn)題的能力并不比有經(jīng)驗(yàn)的工程師強(qiáng)。

凱文·凱利在《5000天后的世界》里曾說(shuō)，“未來(lái)的AI其實(shí)會(huì)更多地被應(yīng)用在重復(fù)性較多、比較死板且追求效率的工作上。這種性質(zhì)的工作人們完全可以丟給AI，從而解放自己，多做一些有創(chuàng)造性的工作?！边@段話對(duì)于芯片產(chǎn)業(yè)也一樣適合，即使有了AI技術(shù)，人的創(chuàng)新能力依舊是行業(yè)進(jìn)步的根本。

芯片設(shè)計(jì)在發(fā)展歷程中經(jīng)歷過(guò)多次技術(shù)變革，以往每次變革都有人預(yù)測(cè)工程類(lèi)崗位會(huì)減少，可實(shí)際并非如此。如從原理圖捕獲過(guò)渡到寄存器傳輸級(jí)（RTL）綜合時(shí)，工程師編譯門(mén)電路的效率大幅提升，推動(dòng)芯片規(guī)模擴(kuò)大，進(jìn)而需要更多芯片設(shè)計(jì)師。如今人工智能融入芯片設(shè)計(jì)，情況與之類(lèi)似。人工智能能助力工程師完成更多工作，例如并行實(shí)現(xiàn)模塊，設(shè)計(jì)出更大規(guī)模芯片，工程師工作方式將從編輯工具腳本轉(zhuǎn)變?yōu)榕c人工智能系統(tǒng)交互，但工程師在芯片設(shè)計(jì)中依然不可或缺。

正如黃仁勛所說(shuō)，“人工智能只會(huì)取代那些不知道如何使用人工智能的人，這些人會(huì)被懂得使用人工智能的人所取代，但它不會(huì)取代人類(lèi)。”AI不會(huì)創(chuàng)造世界，是人類(lèi)用AI去創(chuàng)造新世界。