芯耀輝：從傳統(tǒng)IP到IP2.0，AI時(shí)代國(guó)產(chǎn)IP機(jī)遇與挑戰(zhàn)齊飛

2024年，集成電路行業(yè)在變革與機(jī)遇中持續(xù)發(fā)展。面對(duì)全球經(jīng)濟(jì)的新常態(tài)、技術(shù)創(chuàng)新的加速以及市場(chǎng)需求的不斷變化，集成電路企業(yè)如何在新的一年里保持競(jìng)爭(zhēng)力并實(shí)現(xiàn)可持續(xù)發(fā)展？集成電路行業(yè)的IP領(lǐng)軍企業(yè)芯耀輝科技有限公司（以下簡(jiǎn)稱：芯耀輝）分享過(guò)去一年的經(jīng)驗(yàn)與成果，展望未來(lái)的發(fā)展趨勢(shì)與機(jī)遇。

在科技飛速發(fā)展的當(dāng)下，人工智能正迎來(lái)爆發(fā)式增長(zhǎng)，AI芯片的廣泛普及以及軟件定義系統(tǒng)的迅速進(jìn)步，正加速推動(dòng)萬(wàn)物智能時(shí)代的到來(lái)。進(jìn)入后摩爾時(shí)代，傳統(tǒng)的芯片發(fā)展路徑遭遇瓶頸，而3DIC、Chiplet等先進(jìn)封裝技術(shù)嶄露頭角，為突破困局提供了新的動(dòng)力。這些技術(shù)不僅為芯片性能和集成度的提升開辟全新的方向，還帶來(lái)了創(chuàng)新的解決方案，成為推動(dòng)芯片行業(yè)持續(xù)進(jìn)步的重要驅(qū)動(dòng)力。

在這一時(shí)代背景下， IP與IC設(shè)計(jì)技術(shù)正處于新一輪變革的關(guān)鍵節(jié)點(diǎn)，迎來(lái)前所未有的機(jī)遇。在復(fù)雜的芯片設(shè)計(jì)架構(gòu)中，各類IP扮演著至關(guān)重要的角色，它們?nèi)缤B接芯片內(nèi)部計(jì)算模塊與外部設(shè)備的橋梁，不可或缺。AI芯片因?yàn)樾枰幚砗蛡鬏敽Ａ康臄?shù)據(jù)，不僅是在芯片內(nèi)部不同計(jì)算模塊直接需要進(jìn)行高速的數(shù)據(jù)交換，比如CPU，GPU，NPU之間會(huì)通過(guò)UCIe、Die-to-Die接口等IP來(lái)實(shí)現(xiàn)高帶寬、低延遲的互連，同時(shí)也需要與外部的設(shè)備進(jìn)行高效、可擴(kuò)展以及一致性的互連，比如會(huì)通過(guò)PCIe，Serdes等接口IP與存儲(chǔ)和網(wǎng)絡(luò)設(shè)備等進(jìn)行數(shù)據(jù)間的高速且準(zhǔn)確的傳輸。而且AI芯片在運(yùn)行時(shí)需要頻繁地讀寫大量數(shù)據(jù)，對(duì)內(nèi)存的帶寬和容量要求極高，通過(guò)HBM，DDR，LPDDR等接口IP與存儲(chǔ)顆粒之間實(shí)現(xiàn)高速的數(shù)據(jù)傳輸，有效解決帶寬瓶頸，加速數(shù)據(jù)在芯片和內(nèi)存之間的流動(dòng)，從各個(gè)方面滿足AI芯片對(duì)內(nèi)存容量和帶寬的需求。所以在AI芯片領(lǐng)域，接口IP在可以顯著提升AI芯片性能的同時(shí)，還可以實(shí)現(xiàn)功能優(yōu)化和擴(kuò)展，幫助客戶充分釋放設(shè)計(jì)上的潛能，承擔(dān)愈加關(guān)鍵的作用。

打造一站式完整IP平臺(tái)解決方案，實(shí)現(xiàn)從傳統(tǒng)IP向IP2.0的戰(zhàn)略轉(zhuǎn)型

回顧2024年，國(guó)內(nèi)半導(dǎo)體產(chǎn)業(yè)經(jīng)歷了諸多內(nèi)外部挑戰(zhàn)。盡管如此，對(duì)于芯耀輝而言仍是收獲頗豐的一年。

面對(duì)人工智能市場(chǎng)迅速崛起，芯耀輝推出的UCIe，HBM3E以及112G SerDes等高速接口IP均廣泛應(yīng)用在Chiplet和人工智能領(lǐng)域，UCIe技術(shù)解決了Chiplet的芯片內(nèi)D2D互聯(lián)問(wèn)題，HBM則提升了高帶寬內(nèi)存與芯片間的互聯(lián)效率，而112G SerDes則實(shí)現(xiàn)了芯片間的高速互聯(lián)，顯著提高了集群效率。

UCIe憑借其高帶寬密度，低傳輸延遲與PCIe和CXL復(fù)用等優(yōu)勢(shì)，已成為Chiplet中D2D互聯(lián)標(biāo)準(zhǔn)的首選，芯耀輝推出的UCIe IP涵蓋了PHY和Controller IP兩大模塊，其中PHY IP在先進(jìn)封裝上最大速率可以支持32Gbps，標(biāo)準(zhǔn)封裝上最大速率也可以支持到24Gbps，并且擁有極佳的能效比和低傳輸延遲，最大傳輸距離支持到50mm，遠(yuǎn)超標(biāo)準(zhǔn)協(xié)議中的25mm，為客戶的Chiplet方案提供了更大的靈活性和可擴(kuò)展性，同時(shí)Controller IP兼容FDI、AXI、CXS.B等多種接口，讓客戶在集成使用時(shí)實(shí)現(xiàn)與系統(tǒng)設(shè)計(jì)的無(wú)縫切換。

HBM以其高帶寬、低功耗和低延遲的特性在AI、高性能計(jì)算等領(lǐng)域表現(xiàn)突出。芯耀輝也順勢(shì)推出了國(guó)產(chǎn)工藝上的HBM3E PHY和Controller IP，其中PHY的最大傳輸速率可以支持到7.2Gbps，Controller擁有卓越的帶寬利用率，最大速度可以支持到10Gbps。而在SerDes領(lǐng)域，Serdes IP以其高數(shù)據(jù)傳輸速率和低功耗特性，在數(shù)據(jù)中心內(nèi)部連接和外部通信中成為首選解決方案，芯耀輝推出了不同組合的SerDes PHY，最高支持112Gbps，并支持PCIe、OIF和以太網(wǎng)等多種協(xié)議，滿足不同客戶對(duì)速率的需求。同時(shí)，芯耀輝還推出了兼容PCIe和CXL的控制器IP，一站式解決客戶的IP選型和集成難題。

芯耀輝在2024年成功研發(fā)了上述高速IP，并已完成交付。在研發(fā)過(guò)程中，芯耀輝就與眾多客戶進(jìn)行了深入的討論并達(dá)成了合作意向。產(chǎn)品推出后，迅速獲得了人工智能、數(shù)據(jù)中心和高性能計(jì)算等領(lǐng)域客戶的積極反響，并與他們展開了深入的合作。

值得一提的是，2024年，芯耀輝成功實(shí)現(xiàn)了從傳統(tǒng)IP到IP2.0的戰(zhàn)略轉(zhuǎn)型，幫助客戶在激烈的市場(chǎng)競(jìng)爭(zhēng)中取得優(yōu)勢(shì)。通過(guò)一站式完整IP平臺(tái)解決方案實(shí)現(xiàn)了全面升級(jí)，不僅提供高性能、低功耗、強(qiáng)兼容的高速接口IP，還配套提供基礎(chǔ)IP和控制器IP，幫助SoC客戶從內(nèi)到外提升性能。注重產(chǎn)品的可靠性、兼容性與可量產(chǎn)性，并提供系統(tǒng)級(jí)封裝支持，優(yōu)化PHY布局、Bump和Ball排布，提升量產(chǎn)性能，幫助客戶加速產(chǎn)品上市。同時(shí)，芯耀輝通過(guò)整合完整的子系統(tǒng)資源，從方案制定到集成驗(yàn)證，再到硬化和封裝測(cè)試，提供端到端的解決方案。此外，芯耀輝積極推動(dòng)國(guó)產(chǎn)供應(yīng)鏈，提供Substrate和Interposer設(shè)計(jì)參考，協(xié)同上下游產(chǎn)業(yè)鏈，助力產(chǎn)業(yè)技術(shù)突破。

AI為半導(dǎo)體IP產(chǎn)業(yè)帶來(lái)新增量，國(guó)產(chǎn)IP機(jī)遇與挑戰(zhàn)齊飛

在全球半導(dǎo)體IP市場(chǎng)規(guī)模持續(xù)增長(zhǎng)的同時(shí)，人工智能、數(shù)據(jù)中心、智能汽車等新興領(lǐng)域?yàn)榘雽?dǎo)體IP產(chǎn)業(yè)帶來(lái)新增量，這些領(lǐng)域?qū)Ω咝阅苄酒男枨蟛粩嘣鲩L(zhǎng)，極大地推動(dòng)了IP市場(chǎng)的持續(xù)發(fā)展，特別是對(duì)接口IP的需求日益增加。但是隨著外部一些不確定因素，國(guó)產(chǎn)化需求更加緊迫，國(guó)產(chǎn)先進(jìn)制程的迭代速度變慢，給國(guó)產(chǎn)化IP提供了機(jī)遇的同時(shí)也帶來(lái)了極大的挑戰(zhàn)。

機(jī)遇是隨著國(guó)產(chǎn)化需求的推動(dòng)，國(guó)產(chǎn)芯片背靠著廣闊的市場(chǎng)優(yōu)勢(shì)，為國(guó)產(chǎn)IP的發(fā)展提供了廣闊的空間，未來(lái)市場(chǎng)會(huì)穩(wěn)步擴(kuò)張，特別是Chiplet相關(guān)的產(chǎn)品和服務(wù)，一定會(huì)迎來(lái)一段蓬勃發(fā)展期。

挑戰(zhàn)來(lái)自于國(guó)產(chǎn)先進(jìn)工藝迭代的速度放緩和國(guó)外先進(jìn)工藝獲取的難度增加，SoC在這一背景下會(huì)對(duì)國(guó)產(chǎn)IP提出更高的要求，需要在現(xiàn)有工藝基礎(chǔ)上實(shí)現(xiàn)更高速的接口IP設(shè)計(jì)，無(wú)疑增加IP設(shè)計(jì)的難度和成本。與此同時(shí)， Chiplet作為SoC架構(gòu)改進(jìn)的首選方案，雖然能應(yīng)付這些難題，但也帶來(lái)了封裝、測(cè)試和量產(chǎn)等一系列挑戰(zhàn)，同樣也會(huì)影響到IP設(shè)計(jì)。因此，IP公司不僅要提供可靠、兼容性強(qiáng)且可量產(chǎn)的IP產(chǎn)品，還需要具備強(qiáng)大的系統(tǒng)封裝設(shè)計(jì)能力和供應(yīng)鏈管理能力，以確保整體解決方案的順利實(shí)施。

面對(duì)如此機(jī)遇與挑戰(zhàn)，芯耀輝接下來(lái)將繼續(xù)優(yōu)化現(xiàn)有工藝上的接口IP，以滿足客戶多樣化的應(yīng)用場(chǎng)景需求，通過(guò)提升接口IP性能充分釋放國(guó)產(chǎn)工藝的潛能，同時(shí)緊跟協(xié)議演進(jìn)的步伐，逐步推出符合DDR6，LPDDR6，PCIe7等先進(jìn)協(xié)議標(biāo)準(zhǔn)的接口IP。另外也會(huì)擴(kuò)展覆蓋不同F(xiàn)oundry和工藝的Foundation IP，并推出更多性能優(yōu)化的數(shù)字控制器IP，為客戶提供更廣泛的選擇和更強(qiáng)的技術(shù)支持。

在新興的Chiplet市場(chǎng)，芯耀輝將提供系統(tǒng)級(jí)的封裝設(shè)計(jì)方案，幫助客戶推出高可靠性和可量產(chǎn)性的Chiplet IP產(chǎn)品，并攜手國(guó)產(chǎn)上下游企業(yè)，共同打造完整的國(guó)產(chǎn)供應(yīng)鏈。在車規(guī)芯片領(lǐng)域，憑借芯耀輝此前在AEC-Q100和ISO 26262功能安全認(rèn)證方面的豐富經(jīng)驗(yàn)與IP積累，公司將進(jìn)一步拓展車規(guī)IP解決方案的覆蓋范圍，協(xié)助客戶加速功能安全評(píng)估，確保實(shí)現(xiàn)相應(yīng)的目標(biāo)ASIL等級(jí)，從而幫助SoC客戶縮短設(shè)計(jì)、認(rèn)證和產(chǎn)品發(fā)布的時(shí)間，降低成本。

芯耀輝認(rèn)為，作為一家本土IP授權(quán)服務(wù)企業(yè)，必須深入了解客戶的需求，全面掌握客戶的應(yīng)用場(chǎng)景和實(shí)際需求，開發(fā)出完全貼合客戶需要的IP產(chǎn)品并提供客戶所需要的IP相關(guān)服務(wù)。同時(shí)，不能去做行業(yè)追隨者，僅僅尋求國(guó)產(chǎn)替代方案，而應(yīng)聚焦市場(chǎng)需求，做其他的國(guó)產(chǎn)廠商沒(méi)有做好的但是又非常有難度的東西。專注做有難度、有價(jià)值的產(chǎn)品，完善產(chǎn)業(yè)鏈，通過(guò)IP授權(quán)和服務(wù)為產(chǎn)業(yè)提供強(qiáng)有力的支撐，為芯片產(chǎn)業(yè)創(chuàng)造最大的價(jià)值。

當(dāng)前及未來(lái)十年，是半導(dǎo)體產(chǎn)業(yè)，尤其是中國(guó)半導(dǎo)體的黃金十年，盡管自去年以來(lái)，半導(dǎo)體行業(yè)面臨增速放緩和今年更加嚴(yán)峻的封鎖形勢(shì)，我們依然堅(jiān)信半導(dǎo)體行業(yè)將會(huì)迎來(lái)全面復(fù)蘇，在這樣的市場(chǎng)變動(dòng)過(guò)程中，更加能夠凸顯芯耀輝真正的在攻堅(jiān)克難做實(shí)事，腳踏實(shí)地推進(jìn)技術(shù)創(chuàng)新和解決方案方面的優(yōu)勢(shì)。隨著行業(yè)復(fù)蘇的到來(lái)，公司將迎來(lái)更大的增長(zhǎng)機(jī)遇。

展望2025年，芯耀輝將以全新的IP2.0成熟方案為核心，結(jié)合高可靠性、可量產(chǎn)的IP組合、完整的子系統(tǒng)解決方案、系統(tǒng)級(jí)的封裝設(shè)計(jì)，以及強(qiáng)大的供應(yīng)鏈能力，預(yù)見(jiàn)并解決客戶在IP應(yīng)用中可能遇到的各種挑戰(zhàn)，更好地適應(yīng)市場(chǎng)創(chuàng)新需求。